A package (e.g., wafer level package) (3001102), the package includes a tube core (305), (305) coupled to the core part of the weight distribution (306), coupled to a package (3001102) part of the weight distribution (306) of the first high aspect ratio (30811501152), wherein the first interconnection is high the aspect ratio of the interconnection (30811501152) including at least about 1:2 width and height ratio, and coupled to the first high aspect ratio interconnect (30811501152) and redistribution part (306) of the first solder interconnects (38011301132). The package (1102) can be coupled to the printed circuit board (1108) by second solder interconnections (11801182), and the second solder interconnect (11801182) is coupled to the first high aspect ratio interconnect (11501152) and the printed circuit board (1108). In an alternate embodiment, the package (1600) comprises a tube core (1604), (1604) core tube coupled to a plurality of solder balls (1606), by which a plurality of solder balls (1606) coupled to the tube core (1604) of the substrate (1602), coupled to the substrate (1602) the first high aspect ratio (1608), which interconnect the first high aspect ratio interconnect (1608) including at least about 1:2 width and height ratio, and coupled to the first high aspect ratio interconnect (1608) and (1602) the first package substrate solder interconnects (1610). The package can be coupled to the printed circuit board (1700) through the first high aspect ratio interconnection (1608), and the high aspect ratio interconnection (1608) is coupled to the printed circuit board (1700) interconnect (for example, pad) (1138) and solder interconnect (1718). The first high aspect ratio interconnect (700900) can be a composite interconnect, which includes the first conductive core (702902) and the first conducting layer (704904) that at least partially seals the first conductive core (702902). The first conduction layer (704904) can be a diffusion barrier. The composite interconnect (900) may further include the second conduction layer (906), which at least partially envelops the first conduction layer (904). The second pass guide layer (906) may include solder.
【技术实现步骤摘要】
【国外来华专利技术】具有焊接到管芯或基板的重分布层的高纵横比互连的集成电路封装及对应制造方法相关申请的交叉引用本申请要求于2015年5月21日提交的题为“HighAspectRatioInterconnectforaWaferLevelPackageand/orIntegratedDevicePackage(用于晶片级封装和/或集成器件封装的高纵横比互连)”的美国临时申请No.62/164,960以及于2015年8月26日提交的题为“HighAspectRatioInterconnectforWaferLevelPackage(WLP)AndIntegratedCircuit(IC)Package(用于晶片级封装(WLP)和集成电路(IC)封装的高纵横比互连)”的美国非临时申请No.14/836,501的优先权,其中上述两项申请均通过援引明确纳入于此。背景领域各种特征涉及集成电路(IC)封装,尤其涉及用于晶片级封装和/或集成电路(IC)封装的高纵横比互连。背景图1解说了封装100(例如,集成电路(IC)封装),该封装100包括第一管芯102和封装基板106。封装基板106包括电介质层160和多个互连162。封装基板106是层压基板。多个互连162包括迹线、焊盘和/或通孔。第一管芯102(其可以是裸管芯)通过第一多个焊球112耦合到封装基板106。封装基板106通过第二多个焊球116耦合到印刷电路板(PCB)108。通常,焊球具有大约1:1的宽度与高度纵横比。由于焊球的大小和纵横比,因此使用焊球(例如,焊球116)将封装100耦合到印刷电路板(PCB)108严重限制了封装100与 ...
【技术保护点】
一种封装,包括:管芯;耦合到所述管芯的重分布部分;耦合到所述封装的所述重分布部分的第一高纵横比(HAR)互连,其中,所述第一高纵横比(HAR)互连包括大约至少1:2的宽度与高度比;以及耦合到所述第一高纵横比(HAR)互连和所述重分布部分的第一焊料互连。
【技术特征摘要】
【国外来华专利技术】2015.05.21 US 62/164,960;2015.08.26 US 14/836,5011.一种封装,包括:管芯;耦合到所述管芯的重分布部分;耦合到所述封装的所述重分布部分的第一高纵横比(HAR)互连,其中,所述第一高纵横比(HAR)互连包括大约至少1:2的宽度与高度比;以及耦合到所述第一高纵横比(HAR)互连和所述重分布部分的第一焊料互连。2.如权利要求1所述的封装,其特征在于,所述第一高纵横比(HAR)互连是复合互连,所述复合互连包括:第一传导核心;以及第一传导层,所述第一传导层至少部分地包封所述第一传导核心。3.如权利要求2所述的封装,其特征在于,所述第一传导层是扩散阻挡。4.如权利要求2所述的封装,其特征在于,所述复合互连进一步包括第二传导层,所述第二传导层至少部分地包封所述第一传导层。5.如权利要求2所述的封装,其特征在于,所述第一传导核心包括第一表面、第二表面和第三表面,其中,所述第一传导层至少部分地包封所述第一传导核心的所述第一表面、所述第二表面和所述第三表面。6.如权利要求1所述的封装,其特征在于,所述重分布部分包括:绝缘层;以及重分布金属层,所述重分布金属层沿所述第一高纵横比(HAR)互连的横向横截平面围绕所述第一高纵横比(HAR)互连,其中,所述第一高纵横比(HAR)互连物理地接触所述重分布金属层。7.如权利要求1所述的封装,其特征在于,所述重分布部分包括:绝缘层;以及至少部分地围绕所述第一高纵横比(HAR)互连的重分布金属层,其中,所述第一高纵横比(HAR)互连物理地接触所述绝缘层。8.如权利要求1所述的封装,其特征在于,进一步包括第二高纵横比(HAR)互连,其中,所述第一高纵横比(HAR)互连与所述第二高纵横比(HAR)互连之间的间距是大约300微米(μm)或更小。9.如权利要求1所述的封装,其特征在于,所述封装是晶片级封装(WLP)。10.如权利要求1所述的封装,其特征在于,所述封装被纳入选自包括以下各项的组的设备中:音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、移动设备、移动电话、智能电话、个人数字助理、固定位置终端、平板计算机、计算机、可穿戴设备、膝上型计算机、服务器、以及机动车辆中的设备,并且进一步包括所述设备。11.一种器件,包括:印刷电路板(PCB);耦合到所述印刷电路板(PCB)的封装,所述封装包括:管芯;耦合到所述管芯的重分布部分;耦合到所述封装的所述重分布部分和所述印刷电路板(PCB)的第一高纵横比(HAR)互连,其中,所述第一高纵横比(HAR)互连包括大约至少1:2的宽度与高度比;以及耦合到所述第一高纵横比(HAR)互连和所述重分布部分的第一焊料互连;以及耦合到所述第一高纵横比(HAR)互连和所述印刷电路板(PCB)的第二焊料互连。12.如权利要求11所述的器件,其特征在于,所述第二焊料互连湿涂所述第一高纵横比(HAR)互连的高度的大约至少25%。13.如权利要求11所述的器件,其特征在于,所述第一高纵横比(HAR)互连是复合互连,所述复合互连包括:第一传导核心;以及第一传导层,所述第一传导层至少部分地包封所述第一传导核心。14.如权利要求13所述的器件,其特征在于,所述第一传导层是扩散阻挡。15.如权利要求11所述的器件,其特征在于,所述封装进一步包括第二高纵横比(HAR)互连,其中,所述...
【专利技术属性】
技术研发人员:R·T·欧法拉度,L·A·凯瑟,T·崔,
申请(专利权)人:高通股份有限公司,
类型:发明
国别省市:美国,US
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。