一种宽输入范围高电源抑制比的带隙基准电压源制造技术

一种宽输入范围高电源抑制比的带隙基准电压源，包括电压预调节电路和带隙基准核电路，电压预调节电路产生一个低温漂、高电源抑制比的预调节电压V

A bandgap voltage reference with wide input range and high PSRR

A wide input range and high PSRR bandgap voltage reference, including voltage pre regulator circuit and bandgap reference voltage pre regulator circuit, a low temperature coefficient and high power supply rejection ratio of the pre regulated voltage V

【技术实现步骤摘要】
一种宽输入范围高电源抑制比的带隙基准电压源
本专利技术属于模拟集成电压基准源电路
，具体涉及一种宽输入范围高电源抑制比的带隙基准电压源。
技术介绍
基准电压源将电源电压转换为与温度和电源电压近似无关的基准电压，其作用主要在于向电路中的其他模块提供稳定的偏置和参考电压。基准电压源的稳定性直接关系到电路的工作状态，为了使电路系统在外部环境(例如工作温度、电源电压)变化的情况下正常工作，低温漂系数、高电源电压抑制比是电压基准源的关键性能指标。传统的带隙基准采用一个具有负温度特性的PN结电压和具有正温度特性的热电压VT＝KT/q来进行温度补偿，如图1，但由于VBE并不是与温度线性相关的，故此种技术只能对VBE中的一阶温度分量进行补偿，而VBE中包含的二阶和更高阶温度分量依然存在，因此必须采用高阶温度补偿技术消去VBE中的非线性温度分量，以减小带隙基准电压源的输出基准电压的温度系数。现有的高阶温度补偿技术有：二阶曲率补偿技术、指数曲率补偿技术等。现有技术中，一种采用二阶曲率补偿的技术(见文献SongBS,GrayPR.Aprecisioncurvature-compensatedCMOSbandgapreference[J].IEEEJournalofSolid-StateCircuits,1983,18(6):634-643.)通过采用线性温度补偿校正电压项PTAT与二阶温度补偿校正电压项PTAT2相结合的方式对VBE进行补偿，但是这种技术用来产生PTAT2的电路比较复杂，静态功耗较大且需要占用大量的芯片面积，故这种技术只适合产生单片基准或者被应用于混合集成电路中，并不适合作为芯片上的参考电压。现有技术中，一种采用指数曲率补偿的技术(见文献LeeI,KimG,KimW.Exponentialcurvature-compensatedBiCMOSbandgapreferences[J].IEEEJournalofSolid-StateCircuits,1994,29(11):1396-1403.)利用二极管的电流增益β随温度呈指数变化的特性对VBE进行补偿，该种技术相比于二阶曲率补偿技术的优点是功耗较低、占用芯片面积较小。但采用这种技术的基准电路的缺点是电源电压不能太低，而且在CMOS标准工艺中制造的PNP管的β的值很难控制。电源、电阻的噪声会限制带隙基准电压源的精度，在这其中，电源噪声是主要影响因素，因此必须要提高带隙基准电压源对电源噪声的抑制能力，以使得带隙基准电压源能够适用于高速高精度的应用场合。电源抑制比越高，表示电路对噪声的抑制越强。目前，提高电源电压抑制比的技术有多种，例如，共源共栅技术，电源纹波前馈技术等。现有技术中，一种采用共源共栅提高电源电压抑制比的技术(见文献HuiS,XiaoboW,XiaolangY.AprecisebandgapreferencewithhighPSRR[C].ElectronDevicesandSolid-StateCircuits,2005IEEEConferenceon.IEEE,2005:267-270.)通过增加输出节点到电源的阻抗降低了电源噪声在输出点的电压分量，从而提高了电源电压抑制性能，这种技术的优点是电路简单，容易实现，但是这种技术增加了净空电压(最小稳态工作电源电压)，不适用于低电源电压系统。现有技术中，一种采用电源纹波前馈技术提高电源电压抑制比的技术(见文献MehrmaneshS,VahidfarMB,AslanzadehHA,etal.A1-volt,highPSRR,CMOSbandgapvoltagereference[C].CircuitsandSystems,2003.ISCAS'03.Proceedingsofthe2003InternationalSymposiumon.IEEE,2003,I:381-384.)通过采用预调节的电流源给带隙基准核电路供电并通过采用反馈回路以减少带隙基准核电路对电源电压的依赖，从而提高了电源电压抑制性能。与共源共栅技术相比，这种技术虽然没有增加净空电压，但是频率特性较差，稳定性能不好，实用性差。
技术实现思路
为解决上述现有技术存在的技术缺陷，本专利技术提供了一种宽输入范围高电源抑制比的带隙基准电压源，宽输入范围体现在宽温度范围内保证低温度系数。本专利技术通过电压预调节电路产生一个低温漂、高电源抑制比的电压给带隙基准核电路供电，带隙基准核电路在传统带隙基准电压源的基础上加了非线性电流产生电路，通过采用两个MOS管的栅源电压之差ΔVGS对VBE中包含的二阶和更高阶温度分量进行温度补偿，大大降低了基准电压输出Vref的温度系数。本专利技术通过采用电压预调节技术对电源噪声进行抑制，有效提高了带隙基准电压源的电源抑制比，使带隙基准电压源可以适应高精度的应用需求。为实现上述专利技术目的，本专利技术采用的技术方案是：一种宽输入范围高电源抑制比的带隙基准电压源，其特征在于：包括电压预调节电路和带隙基准核电路，电压预调节电路包括第一启动电路、偏置及基准电压产生电路和运算放大器电路，第一启动电路的输出连接偏置及基准电压产生电路，偏置及基准电压产生电路的输出连接运算放大器电路，运算放大器电路输出预调节电压Vreg对带隙基准核电路进行供电，同时运算放大器电路的输出还反馈至运算放大器电路的输入端，以提高偏置和基准电压产生电路产生的低温漂电压源的电源抑制性能；带隙基准核电路包括第二启动电路、负温度系数电流ICTAT及正温度系数电流IPTAT产生电路、非线性电流INL产生电路和电流电压转换电路，第二启动电路的输出分别连接负温度系数电流ICTAT及正温度系数电流IPTAT产生电路和非线性电流INL产生电路，负温度系数电流ICTAT及正温度系数电流IPTAT产生电路的输出及非线性电流INL产生电路的输出经过电流电压转换电路叠加后转换成基准电压Vref输出，其中：电压预调节电路中：第一启动电路包括PMOS管P1、PMOS管P2及电容Cst1；PMOS管P1和P2的源极均连接电源VDD，PMOS管P1的漏极分别与PMOS管P2的栅极和电容Cst1的一端连接在一起，电容Cst1的另一端连接地；偏置及基准电压产生电路包括PMOS管P3、PMOS管P4，NMOS管N1、NMOS管N2、NMOS管N3、NMOS管N4及电阻R1；PMOS管P3和P4的源极连接电源VDD，PMOS管P3的栅极与PMOS管P4的栅极互连并与PMOS管P3的漏极、NMOS管N1的漏极以及第一启动电路中PMOS管P1的栅极连接在一起，NMOS管N1的栅极与NMOS管N2的栅极互连并与NMOS管N2的漏极、PMOS管P4的漏极以及第一启动电路中PMOS管P2的漏极连接在一起，NMOS管N1的源极连接NMOS管N3的漏极，NMOS管N2的源极分别与电阻R1的一端和NMOS管N4的栅极连接，电阻R1的另一端分别与NMOS管N3的栅极和NMOS管N4的漏极连接，NMOS管N3和N4的源极均接地；运算放大器电路设有两级运算放大器，包括PMOS管P5、PMOS管P6、PMOS管P7、NMOS管N5、NMOS管N6、NMOS管N7、电阻R2和R3以及电容CM1，其中PMOS管P5、PMOS管P本文档来自技高网...

【技术保护点】
一种宽输入范围高电源抑制比的带隙基准电压源，其特征在于：包括电压预调节电路和带隙基准核电路，电压预调节电路包括第一启动电路、偏置及基准电压产生电路和运算放大器电路，第一启动电路的输出连接偏置及基准电压产生电路，偏置及基准电压产生电路的输出连接运算放大器电路，运算放大器电路输出预调节电压V

【技术特征摘要】
1.一种宽输入范围高电源抑制比的带隙基准电压源，其特征在于：包括电压预调节电路和带隙基准核电路，电压预调节电路包括第一启动电路、偏置及基准电压产生电路和运算放大器电路，第一启动电路的输出连接偏置及基准电压产生电路，偏置及基准电压产生电路的输出连接运算放大器电路，运算放大器电路输出预调节电压Vreg对带隙基准核电路进行供电，同时运算放大器电路的输出还反馈至运算放大器电路的输入端，以提高偏置和基准电压产生电路产生的低温漂电压源的电源抑制性能；带隙基准核电路包括第二启动电路、负温度系数电流ICTAT及正温度系数电流IPTAT产生电路、非线性电流INL产生电路和电流电压转换电路，第二启动电路的输出分别连接负温度系数电流ICTAT及正温度系数电流IPTAT产生电路和非线性电流INL产生电路，负温度系数电流ICTAT及正温度系数电流IPTAT产生电路的输出及非线性电流INL产生电路的输出经过电流电压转换电路叠加后转换成基准电压Vref输出，其中：电压预调节电路中：第一启动电路包括PMOS管P1、PMOS管P2及电容Cst1；PMOS管P1和P2的源极均连接电源VDD，PMOS管P1的漏极分别与PMOS管P2的栅极和电容Cst1的一端连接在一起，电容Cst1的另一端连接地；偏置及基准电压产生电路包括PMOS管P3、PMOS管P4，NMOS管N1、NMOS管N2、NMOS管N3、NMOS管N4及电阻R1；PMOS管P3和P4的源极连接电源VDD，PMOS管P3的栅极与PMOS管P4的栅极互连并与PMOS管P3的漏极、NMOS管N1的漏极以及第一启动电路中PMOS管P1的栅极连接在一起，NMOS管N1的栅极与NMOS管N2的栅极互连并与NMOS管N2的漏极、PMOS管P4的漏极以及第一启动电路中PMOS管P2的漏极连接在一起，NMOS管N1的源极连接NMOS管N3的漏极，NMOS管N2的源极分别与电阻R1的一端和NMOS管N4的栅极连接，电阻R1的另一端分别与NMOS管N3的栅极和NMOS管N4的漏极连接，NMOS管N3和N4的源极均接地；运算放大器电路设有两级运算放大器，包括PMOS管P5、PMOS管P6、PMOS管P7、NMOS管N5、NMOS管N6、NMOS管N7、电阻R2和R3以及电容CM1，其中PMOS管P5、PMOS管P6、NMOS管N5、NMOS管N6、NMOS管N7构成第一级双端输入单端输出差分放大器，PMOS管P7构成第二级共源放大器，电阻R2和R3为反馈网络，将第二级共源放大器的输出反馈至第一级双端输入单端输出差分放大器的同相输入端，电容CM1为密勒补偿电容；PMOS管P5、P6、P7的源极连接电源VDD，PMOS管P5的栅极与PMOS管P6的栅极互连并连接PMOS管P6的漏极和NMOS管N6的漏极，PMOS管P5的漏极与NMOS管N5的漏极互连并连接PMOS管P7的栅极和电容CM1的一端，电容CM1的另一端连接PMOS管P7的漏极和电阻R2的一端，电阻R2的另一端与电阻R3的一端互连并连接NMOS管N6的栅极，NMOS管N5的栅极与NMOS管N7的栅极互连并连接偏置及基准产生电路中NMOS管N2的源极，NMOS管N5的源极与NMOS管N6的源极互连并连接NMOS管N7的漏极，NMOS管N7的源极和电阻R3的另一端均接地，PMOS管P7的漏极为运算放大器电路的输出端同时也是电压预调节电路的输出端，输出预调节电压Vreg；带隙基准核电路中：第二启动电路包括PMOS管P8、PMOS管P9及电容Cst2，PMOS管P8和P9的源极连接电压预调节电路输出的预调节电压Vreg，PMOS管P8的漏极连接PMOS管P9的栅极和电容Cst2的一端，电容Cst2的另一端连接地；负温度系数电流ICTAT及正温度系数电流IPTAT产生电路包括PMOS管P10、PMOS管P11、PMOS管P12、PMOS管P13、PMOS管P14、PMOS管P15、NMOS管N8、NMOS管N9、NMOS管N10，PNP三极管Q1、PNP三极管Q2，电阻R4、...

【专利技术属性】
技术研发人员：祝靖，冷静，禹括，孙伟锋，陆生礼，时龙兴，
申请(专利权)人：东南大学，东南大学—无锡集成电路技术研究所，
类型：发明
国别省市：江苏,32