用于制造具有导电屏蔽层的集成电路(IC)封装体的方法技术

技术编号:15793612 阅读:86 留言:0更新日期:2017-07-10 05:15
本申请涉及用于制造具有导电屏蔽层的集成电路(IC)封装体的方法。提供一种用于制造至少一个集成电路(IC)封装体的方法,该方法包括:邻近模具的内部来定位导电屏蔽层;并且将该模具耦接到衬底上,该衬底在其上承载至少一个IC。模制材料被供应到该模具的内部中以在该至少一个IC和该衬底之上形成包封体,其中,该导电屏蔽层在该包封体的外表面处。

【技术实现步骤摘要】
用于制造具有导电屏蔽层的集成电路(IC)封装体的方法
本专利技术涉及集成电路(IC)封装体领域,并且更加具体地涉及对IC封装体进行电屏蔽。
技术介绍
在无线通信装置中通常需要将某些集成电路(IC)封装体与电磁干扰(EMI)隔离开来以便维持适当的装置性能。电磁干扰可能从环境中接收、或者可能被传递至环境。一种用于屏蔽IC封装体以免于电磁干扰的方式是用通常被称为罐的接地金属包壳来覆盖该IC封装体。然而,这种方式可能是昂贵的并且缺少涉及灵活性。此外,该金属罐增加了重量并且显著增大了该IC封装体的占用面积的尺寸。另一种方式是使用在真空室中将导电层沉积在IC封装体的上表面上的物理气相沉积(PVD)工艺。溅射是一种类型的PVD,其涉及在真空室中将来自作为来源的靶材的材料喷射到衬底(例如IC封装体)上。然而,这种方式是昂贵的并且是对用于制造IC封装体的工艺进行延伸的分开的独立工艺。因此,需要以相对直接的方式来电屏蔽IC封装体。
技术实现思路
一个方面涉及一种用于制造多个集成电路(IC)封装体的方法。该方法可以包括:邻近模具的内部来定位导电屏蔽层,其中,该导电屏蔽层由膜所承载;将该模具耦接到衬底上,该衬底在其上承载多个IC;并且将模制材料供应到该模具的内部中以在该多个IC和该衬底之上形成包封体,其中,该导电屏蔽层在该包封体的外表面处。可以使该模具与该包封体分离,从而使得该膜与该导电屏蔽层分离。该方法可以进一步包括:对该衬底进行分割以提供该多个IC封装体。每个IC封装体都仅在该包封体的上表面上具有该导电屏蔽层。使用导电屏蔽层有利地消除了为了屏蔽这些IC而必须执行额外的处理步骤。对该导电屏蔽层的使用还提供了均匀的屏蔽层厚度,并且减少了处理费用。另一个方面涉及一种用于制造单个IC封装体的方法。该方法可以包括:邻近模具的内部来定位导电屏蔽层,其中,该导电屏蔽层由膜所承载。可以将模制材料供应到该模具的内部中。可以将在其上承载该IC的该衬底耦接至该模具以在该IC和该衬底之上形成包封体,其中,该导电屏蔽层在该包封体的外表面处。该包封体可以与该模具分离,从而使得该膜与该导电屏蔽层分离。该导电屏蔽层可以保留在该包封体的多个侧壁上。该衬底可以在其上承载至少一个电导体。为了更好地保护IC封装体不受电磁干扰,可以将导电屏蔽层耦接至该至少一个电导体。附图说明图1是根据本专利技术的用于制造多个集成电路(IC)封装体的流程图,该多个集成电路封装体各自包括一个导电屏蔽层。图2至图5是该多个IC封装体在基于图1中的流程图的不同制造步骤的横截面视图。图6是基于图1中的流程图所制造的该多个IC封装体的横截面视图。图7是根据本专利技术的用于制造包括导电屏蔽层的单个IC封装体的流程图。图8至图11是该单个IC封装体在基于图1中的流程图的不同制造步骤的横截面视图。图12是基于图7中的流程图所制造的该单个IC封装体的横截面视图。具体实施方式现在将参照附图在下文中更为全面地描述本专利技术,在附图中示出了本专利技术的优选实施例。然而,本专利技术可以用许多不同的形式来体现,并且不应当被解释为限于在此所列出的实施例。相反,提供了这些实施例从而使得本披露将是全面和完整的,并且将向本领域技术人员完全传达本专利技术的范围。贯穿全文相同的数字指代相同的元件。下面将详细地讨论一种用于制造具有导电屏蔽层的至少一个集成电路(IC)封装体的方法。一般而言,该方法包括:邻近模具的内部来定位导电屏蔽层;并且将该模具耦接到衬底上,该衬底在其上承载至少一个IC。模制材料被供应到该模具的内部中以在该至少一个IC和该衬底之上形成包封体,其中,该导电屏蔽层在该包封体的外表面处。可替代地,可以在将该模具耦接到其上承载了至少一个IC的衬底上之前将该模制材料供应到该模具的内部中。现将参照在图1中展示的流程图10以及在图2至图6中的横截面视图来讨论一种用于制造多个IC封装体70的方法,其中,每个IC封装体都包括一个导电屏蔽层40。在所展示的实施例中,衬底30承载着多个IC32,如在图2中所展示的。在每个IC32上的触点被引线键合34到衬底30上的多个凸块。从开始(框12),该方法包括:在框14处,邻近模具50的内部52来定位导电屏蔽层40。该导电屏蔽层40由膜42所承载。如本领域技术人员容易理解的,膜42被用在膜辅助模制中。例如,膜42可以是胶带。在膜辅助模制中,在将模制材料供应到内部中之前,使用真空将膜42连同导电屏蔽层40吸入到模具50的内部52中。在框16处,模具50被耦接到其上承载有该多个IC32的衬底30上。在框18处,模制材料被供应到模具50的内部52中以在该多个IC32和该衬底30之上形成包封体60,其中,导电屏蔽层40在该包封体的外表面处,如在图3中所展示的。所展示的模制工艺被称为传递模制。用于电子部件的传递模制设备通常包括装配有多个压板的冲床,这些压板之一包含被称为锅的腔室,模制材料通过热量和压力的结合被放置和液化在该腔室中。活塞或柱塞经由一系列被称为浇道的通道将熔化的材料传递到模具50的空腔中。模制工艺的典型温度在150℃-200℃的范围内并且压力从3巴变动至100巴。来自模制工艺的热量有助于将导电屏蔽层40固化至包封体60。该膜具有在70微米-100微米的范围内的厚度,并且导电屏蔽层40具有在20微米-30微米的范围内的厚度。在包封之后,在框20处,模具50与包封体60分离,从而使得膜42与导电屏蔽层40分离,如在图4中所展示的。在移除了模具50时,导电屏蔽层40在包封体60的上表面和多个侧壁上。导电屏蔽层40的延伸越过包封体60的外部部分41可能保留有膜40,如同样在图4中所展示的。在框22处,衬底30被分割以提供该多个IC封装体70,如在图5和图6中所展示的。导电屏蔽层40现在仅在封装体60的上表面上。在膜辅助模制过程中,使用导电屏蔽层40有利地消除了为了屏蔽这些IC32而必须执行额外的步骤。对导电屏蔽层40的使用还提供了均匀的屏蔽层厚度,并且减少了处理费用。该方法在框24处结束。现将参照在图7中展示的流程图100以及在图8至图12中的横截面视图来讨论一种用于制造单个IC封装体170的方法,其中,该IC封装体包括导电屏蔽层140。制造单个IC封装体170的优点在于,导电屏蔽层140可以进一步保留在包封体160的多个侧壁上。有利地,该方法可以用于制造多个IC封装体。在所展示的实施例中,衬底130承载着单个IC132,如在图8中所展示的。在IC132上的触点被引线键合134至衬底130。衬底130还可以承载多个曝露的电导体136。例如,这些电导体136接地。从开始(框102),该方法包括:在框104处,邻近模具150的内部152来定位导电屏蔽层140。该导电屏蔽层140由膜142所承载。在本实施例中,所展示的模制工艺被称为压缩模制。相比于以上所展示的传递模制,衬底130和模具150的取向是相反的。在压缩模制中,在框106处,模制材料被供应到模具150的内部152中,如在图9中所展示的。通常对该模制材料进行预热。如以上所讨论的,例如,膜132可以是胶带。在膜辅助模制中,在将模制材料供应到内部中之前,使用真空将膜132连同导电屏蔽层140吸入到模具150的内部152中。在框108处,将其上承载本文档来自技高网...
<a href="http://www.xjishu.com/zhuanli/59/201610190798.html" title="用于制造具有导电屏蔽层的集成电路(IC)封装体的方法原文来自X技术">用于制造具有导电屏蔽层的集成电路(IC)封装体的方法</a>

【技术保护点】
一种用于制造至少一个集成电路(IC)封装体的方法,所述方法包括:邻近模具的内部来定位导电屏蔽层;将所述模具耦接到衬底上,所述衬底在其上承载至少一个IC;并且将模制材料供应到所述模具的所述内部中以在所述至少一个IC和所述衬底之上形成包封体,其中,所述导电屏蔽层在所述包封体的外表面处。

【技术特征摘要】
2015.12.29 US 14/982,1031.一种用于制造至少一个集成电路(IC)封装体的方法,所述方法包括:邻近模具的内部来定位导电屏蔽层;将所述模具耦接到衬底上,所述衬底在其上承载至少一个IC;并且将模制材料供应到所述模具的所述内部中以在所述至少一个IC和所述衬底之上形成包封体,其中,所述导电屏蔽层在所述包封体的外表面处。2.根据权利要求1所述的方法,其中,所述导电屏蔽层由膜所承载。3.根据权利要求2所述的方法,包括使所述模具与所述包封体分离,从而使得所述膜与所述导电屏蔽层分离。4.根据权利要求2所述的方法,其中,所述膜具有在70微米-100微米的范围内的厚度。5.根据权利要求2所述的方法,其中,所述导电屏蔽层具有在20微米-30微米的范围内的厚度。6.根据权利要求1所述的方法,其中,所述至少一个IC包括多个IC;并且所述方法进一步包括对所述衬底进行分割以提供多个IC封装体。7.根据权利要求6所述的方法,其中,每个IC封装体都仅在所述包封体的上表面上具有所述导电屏蔽层。8.根据权利要求1所述的方法,其中,所述导电屏蔽层保留在所述包封体的多个侧壁上。9.根据权利要求8所述的方法,其中,所述至少一个IC包括单个IC。10.根据权利要求1所述的方法,其中,所述衬底在其上承载至少一个电导体;并且所述方法进一步包括将所述导电屏蔽层耦接至所述至少一个电导体。11.一种用于制造多个集成电路(IC)封装体的方法,所述方法包括:邻近模具的内部来定位导电屏蔽层,其中,所述导电...

【专利技术属性】
技术研发人员:L·埃拉尔D·加尼
申请(专利权)人:意法半导体有限公司
类型:发明
国别省市:新加坡,SG

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1