成像像素制造技术

本实用新型专利技术涉及一种成像像素。该成像像素包括：上衬底层；下衬底层；浮动扩散区；所述上衬底层中耦接到所述浮动扩散区的光电二极管；插入所述上衬底层和所述下衬底层之间的互连层，所述互连层将所述上衬底层耦接到所述下衬底层；以及所述下衬底层中的第一存储电容器。本实用新型专利技术解决的一个技术问题是使用相关双采样技术获取高动态范围图像。本实用新型专利技术实现的一个技术效果是提供可以使用相关双采样技术获取高动态范围图像的改善的CMOS图像传感器。

【技术实现步骤摘要】
成像像素
本技术整体涉及成像系统，并且更具体地涉及具有全局快门功能的成像系统。
技术介绍
现代电子设备(诸如移动电话、相机和计算机)通常使用数字图像传感器。成像器(即，图像传感器)常常包括图像感测像素的二维阵列。每个像素通常包括光传感器，诸如光电二极管，所述光传感器接收入射光子(入射光)并把光子转变为电信号。常规图像传感器是通过使用互补金属氧化物半导体(CMOS)技术或电荷耦接器件(CCD)技术在半导体衬底上制造而成。在CMOS图像传感器中，可使用卷帘快门或全局快门。在全局快门中，图像传感器中的每个像素均可同时捕获图像，而在卷帘快门中，每行像素可依次捕获图像。在具有全局快门的CMOS图像传感器中，电荷存储区通常被并入每个像素以存储来自光电二极管的电荷直到电荷被读出。但是，这些像素可能无法获取高动态范围(HDR)图像，这限制了图像传感器的功能。此外，这些像素可能无法使用相关双采样(CDS)技术来获取图像。这可增大像素中的噪声，并降低图像传感器的图像质量。因此，能够提供改善的带全局快门功能的CMOS图像传感器甚为理想。
技术实现思路
本技术解决的一个技术问题是使用相关双采样(CDS)技术获取高动态范围(HDR)图像。根据本技术的一个方面，提供一种成像像素，包括：上衬底层；下衬底层；浮动扩散区；所述上衬底层中耦接到所述浮动扩散区的光电二极管；插入所述上衬底层和所述下衬底层之间的互连层，所述互连层将所述上衬底层耦接到所述下衬底层；以及所述下衬底层中的第一存储电容器。根据一个实施例，所述成像像素还包括：耦接到所述浮动扩散区的源极跟随器晶体管；另一个浮动扩散区；耦接到所述另一个浮动扩散区的另一个源极跟随器晶体管；以及耦接在所述源极跟随器晶体管和所述另一个浮动扩散区之间的采样晶体管。根据一个实施例，所述互连层插入所述源极跟随器晶体管和所述采样晶体管之间。根据一个实施例，所述浮动扩散区和所述源极跟随器晶体管在所述上衬底层中形成，并且其中所述采样晶体管、所述另一个浮动扩散区和所述另一个源极跟随器晶体管在所述下衬底层中形成。在上述实施例的进一步实施例中，所述成像像素还包括：在所述下衬底层中形成的第二存储电容器和第三存储电容器。根据一个实施例，所述成像像素还包括：在所述下衬底层中形成的耦接到所述浮动扩散区的源极跟随器晶体管，其中所述浮动扩散区在所述上衬底层中形成，并且其中所述互连层插入所述浮动扩散区和所述源极跟随器晶体管之间。在上述实施例的进一步实施例中，所述成像像素还包括：在所述下衬底层中形成的第二存储电容器和第三存储电容器。根据一个实施例，所述成像像素还包括：在所述上衬底层中形成的耦接到所述浮动扩散区的转移晶体管，其中所述浮动扩散区在所述下衬底层中形成，并且其中所述互连层插入所述转移晶体管和所述浮动扩散区之间。在上述实施例的进一步实施例中，所述成像像素还包括：在所述下衬底层中形成的第二存储电容器和第三存储电容器。根据本技术的一个方面，提供一种成像像素，包括：第一浮动扩散区；耦接到所述第一浮动扩散区的光电二极管；耦接到所述第一浮动扩散区的第一源极跟随器晶体管；第二浮动扩散区；耦接到所述第二浮动扩散区的第二源极跟随器晶体管；第一存储电容器；第二存储电容器；和第三存储电容器。根据一个实施例，所述成像像素还包括插入所述第二浮动扩散区和所述第一源极跟随器晶体管之间的采样晶体管。根据一个实施例，所述成像像素还包括：插入所述第一浮动扩散区和第一正电源端子之间的第一重置晶体管；和插入所述第二浮动扩散区和第二正电源端子之间的第二重置晶体管。根据一个实施例，所述成像像素还包括：插入所述采样晶体管和所述第一存储电容器之间的晶体管；插入所述采样晶体管和所述第二存储电容器之间的晶体管；和插入所述采样晶体管和所述第三存储电容器之间的晶体管。根据一个实施例，所述成像像素还包括插入输出线和所述第二源极跟随器晶体管之间的行选择晶体管。本技术实现的一个技术效果是提供可以使用相关双采样(CDS)技术获取高动态范围(HDR)图像的改善的CMOS图像传感器。附图说明图1是根据本技术的实施例的示例性成像系统的示意图，该成像系统可包括具有带全局快门的图像像素的图像传感器。图2是根据本技术的实施例的示例性图像像素的示意图，该图像像素使用至少一个存储电容器用于全局快门。图3是根据本技术的实施例的示例性时序图，用于使用像素(诸如图2中的像素)收集图像样本。图4是根据本技术的实施例的示例性时序图，用于使用像素(诸如图2中的像素)读出图像样本。图5是根据本技术的实施例的示例性步骤的流程图，这些步骤可用于操作具有存储电容器的像素以获得CDS和非CDS样本。图6是根据本技术的实施例的示例性步骤的流程图，这些步骤可用于操作具有存储电容器的像素以获得多个CDS样本。图7是根据本技术的实施例的具有多个衬底层的示例性图像像素的示意图，显示了可如何在源极跟随器晶体管和采样晶体管之间插入互连层。图8是根据本技术的实施例的具有多个衬底层的示例性图像像素的示意图，显示了可如何在源极跟随器晶体管和浮动扩散区之间插入互连层。图9是根据本技术的实施例的具有多个衬底层的示例性图像像素的示意图，显示了可如何在转移晶体管和浮动扩散区之间插入互连层。具体实施方式电子设备中的图像传感器，诸如数码相机、计算机、蜂窝电话和其他电子设备中的图像传感器，用于聚集传入的图像光以拍摄图像。图像传感器可包括成像像素的阵列。图像传感器中的像素可包括光敏元件，诸如光电二极管，用于把传入的图像光转换为图像信号。图像传感器可具有任何数量(如，数百或数千或更多)的像素。典型的图像传感器可(例如)具有数十万或数百万像素(如，百万像素)。图像传感器可包括控制电路，诸如用于操作成像像素的电路，以及用于读出光敏元件生成的电荷对应的图像信号的读出电路。图1为示例性成像系统的示意图，该成像系统使用具有全局快门的图像传感器。图1的成像系统10可为便携式电子设备，诸如相机、蜂窝电话、摄像机或拍摄数字图像数据的其他成像设备。相机模块12可用于将入射光转换成数字图像数据。相机模块12可包括一个或多个镜头14以及一个或多个对应的图像传感器16。图像传感器16可为具有图像像素30的阵列的图像传感器集成电路管芯。图像像素30可各自包括用于控制何时在图像像素上获取电荷的快门元件。在图像拍摄操作期间，镜头14可将来自场景的光聚焦于图像传感器16中的图像像素阵列上。图像传感器16可将对应的数字图像数据提供给控制电路，诸如存储和处理电路18。电路18可包括一个或多个集成电路(如，图像处理电路、微处理器、存储设备诸如随机存取存储器和非易失性存储器等)，并且可使用与相机模块12分开和/或形成相机模块12的一部分的部件(如，形成包括图像传感器16的集成电路或者与图像传感器16相关的模块12内集成电路的一部分的电路)来实现。还可使用处理电路18进一步处理和/或存储已被相机模块12捕获的图像数据。如果需要，已处理图像数据可使用耦接至处理电路18的有线和/或无线通信路径提供给外部设备(如，计算机或其他设备)。处理电路18可用于控制图像传感器16的操作。图2是示例性图像像素30的电路图。如图2所示，像素30可包本文档来自技高网...

【技术保护点】
一种成像像素，其特征在于包括：上衬底层；下衬底层；浮动扩散区；所述上衬底层中耦接到所述浮动扩散区的光电二极管；插入所述上衬底层和所述下衬底层之间的互连层，所述互连层将所述上衬底层耦接到所述下衬底层；以及所述下衬底层中的第一存储电容器。

【技术特征摘要】
2015.10.07 US 14/877,7221.一种成像像素，其特征在于包括：上衬底层；下衬底层；浮动扩散区；所述上衬底层中耦接到所述浮动扩散区的光电二极管；插入所述上衬底层和所述下衬底层之间的互连层，所述互连层将所述上衬底层耦接到所述下衬底层；以及所述下衬底层中的第一存储电容器。2.根据权利要求1所述的成像像素，其特征在于还包括：耦接到所述浮动扩散区的源极跟随器晶体管；另一个浮动扩散区；耦接到所述另一个浮动扩散区的另一个源极跟随器晶体管；以及耦接在所述源极跟随器晶体管和所述另一个浮动扩散区之间的采样晶体管。3.根据权利要求2所述的成像像素，其特征在于所述互连层插入所述源极跟随器晶体管和所述采样晶体管之间。4.根据权利要求3所述的成像像素，其特征在于所述浮动扩散区和所述源极跟随器晶体管在所述上衬底层中形成，并且其中所述采样晶体管、所述另一个浮动扩散区和所述另一个源极跟随器晶体管在所述下衬底层中形成。5.根据权利要求4所述的成像像素，其特征在于还包括：在所述下衬底层中形成的第二存储电容器和第三存储电容器。6.根据权利要求1所述的成像像素，其特征在于还包括：在所述下衬底层中形成的耦接到所述浮动扩散区的源极跟随器晶体管，其中所述浮动扩散区在所述上衬底层中形成，并且其中所述互连层插入所述浮动扩散区和所述源极跟随器晶体管之间。7.根据权利要求6所述的成像像素，其特征在于还包括：...

【专利技术属性】
技术研发人员：S·C·霍恩格，
申请(专利权)人：半导体元件工业有限责任公司，
类型：新型
国别省市：美国,US