本申请案涉及用于像素中高动态范围成像的系统和成像传感器像素。本发明专利技术的实施例描述通过将成像像素的浮动扩散节点耦合到多个金属氧化物半导体MOS电容区域来将高动态范围成像(HDRI或仅HDR)提供到所述成像像素。应理解，MOS电容区域仅在所述浮动扩散节点处的电压(或栅极节点与所述浮动扩散节点之间的电压差)大于其阈值电压时“接通”(即，改变所述浮动扩散节点的总电容)；在所述MOS电容区域“接通”前，其不对所述浮动扩散节点的所述总电容或转换增益有影响。所述MOS电容区域中的每一者将具有不同的阈值电压，借此在不同的照明条件下“接通”。此增大了所述成像像素的动态范围，借此提供用于主成像系统的HDR。
【技术实现步骤摘要】
本专利技术的实施例大体涉及图像俘获装置，且更特定来说但并不排他地涉及增强图像俘获装置的动态范围。
技术介绍
图像俘获装置包括图像传感器及成像透镜。成像透镜将光聚焦到图像传感器上以形成图像，且图像传感器将光转换成电信号。将电信号从图像俘获装置输出到主电子系统的其它组件。所述电子系统可为(例如)移动电话、计算机、数码相机或医疗装置。随着像素单元变小，像素单元输出可易于通过下游信号处理解密的足够强度的信号变得更困难。此外，存在对图像传感器在从低光条件变化到亮光条件的大照明条件范围上执行的需求。此执行性能一般被称作具有高动态范围成像(HDRI或者仅HDR)。因此，用 于减小像素单元的大小的现有技术解决方案限制了像素单元的动态范围。图I为包括于图像传感器阵列内的现有技术四晶体管(4T)像素单元的图。像素单元100包括光感测元件(即，光电二极管)101、转移晶体管102、复位晶体管103、源极跟随器晶体管104及行选择晶体管105。在操作期间，转移晶体管102接收转移信号TX，其将在光电二极管101中所累积的电荷转移到浮动扩散节点106。复位晶体管103耦合于电力轨VDD与浮动扩散节点106之间以在复位信号RST的控制下复位像素单元100 (例如，将浮动扩散节点106及光电二极管101放电或充电到预设电压)。浮动扩散节点106经耦合以控制源极跟随器晶体管104的栅极端子。源极跟随器晶体管104耦合于电力轨VDD与行选择晶体管105之间。行选择晶体管105在行选择信号RS的控制下将像素电路的输出选择性耦合到读出列190。在正常操作中，通过临时断言复位信号RST及转移信号TX而复位光电二极管101及浮动扩散节点106。通过撤销断言转移信号TX且准许入射光对光电二极管101充电而开始累积窗(即，曝光周期)。随着光产生的电子累积于光电二极管101上，其电压降低(电子为负电荷载流子)。光电二极管101上的电压或电荷指示在曝光周期期间入射于光电二极管101上的光的强度。在曝光周期的末尾，复位信号RST经撤销断言以隔离浮动扩散节点106，且转移信号TX经断言以将光电二极管101耦合到浮动扩散节点106。电荷转移使浮动扩散节点106的电压按与在曝光周期期间累积于光电二极管101上的光产生的电子成比例的量下降。浮动扩散节点106经设计得相对小，以便实现高转移或转换增益；然而，在高照明条件下，通过光电二极管101所产生的电荷(信号)的量可大于浮动扩散节点106的容量。这将导致浮动扩散节点的饱和，进而产生减小的动态范围以及减小的信噪比(SNR)。
技术实现思路
在一个方面中，本专利技术提供一种成像传感器像素，其包含浮动扩散(FD)区域；光敏元件，其用以获取图像电荷；转移栅极，其将所述图像电荷从所述光敏元件选择性转移到所述FD区域；及多个金属氧化物半导体(MOS)电容区域，其耦合到所述FD区域以增大所述FD区域的电容，其中所述MOS电容区域中的每一者包括最小电容值及不同的阈值电压值，所述MOS电容区域中的每一者在转移到所述FD区域的所述图像电荷超过其阈值电压值时具有大于其最小电容值的电容值。在另一方面中，本专利技术进一步提供一种系统，其包含成像像素阵列，其中每一成像像素包括浮动扩散(FD)区域，光敏元件，其用以获取图像电荷，转移栅极，其将所述图像电荷从所述光敏元件选择性转移到所述FD区域，及多个金属氧化物半导体(MOS)电容区域，其耦合到所述FD区域以增大所述FD区域的电容，其中所述MOS电容区域中的每一者包括最小电容值及不同的阈值电压值，所述MOS电容区域中的每一者在转移到所述FD区域的所述图像电荷超过其阈值电压值时具有大于其最小电容值的电容值；控制单元，其耦合到所述成像像素阵列以控制所述成像像素阵列的图像数据俘获；及读出电路，其耦合到所述成像像素阵列以从所述成像像素中的每一者读出所述图像数据。 附图说明以下描述包括具有通过本专利技术的实施例的实施方案的实例所给出的说明的图的论述。所述图式应通过实例而非通过限制来理解。如本文中所使用，应将对一个或一个以上“实施例”的参考理解为描述包括于本专利技术的至少一个实施方案中的特定特征、结构或特性。因此，出现于本文中的例如“在一个实施例中”或“在一替代实施例中”的词组描述本专利技术的各种实施例及实施方案，且未必全部指代同一实施例。然而，其也未必相互排斥。图I为现有技术四晶体管(4T)像素单元的图。图2为说明根据本专利技术的一实施例的成像系统的框图。图3为根据本专利技术的一实施例的4T像素单元的图。图4为根据本专利技术的一实施例的对于MOS电容区域的电容对栅极电压曲线的曲线图。图5A及5B为根据本专利技术的实施例的耦合到浮动扩散节点的多个MOS电容区域的说明。图6为根据本专利技术的一实施例的利用具有多个掺杂剂区域的MOS电容器的像素单元的横截面图。图7为展示在根据本专利技术的一实施例的像素单元的浮动扩散节点处的光强度与电容之间的关系的曲线图。接下来为某些细节及实施方案的描述，包括可描绘下文所描述的实施例中的一些或全部的图的描述，以及论述本文中所呈现的专利技术性概念的其它可能实施例或实施方案。下文提供本专利技术的实施例的综述，随后是参看图式的更详细描述。具体实施例方式本专利技术的实施例描述通过将成像像素的浮动扩散节点耦合到多个金属氧化物半导体(MOS)电容区域将高动态范围成像(HDRI或仅HDR)提供到成像像素。应理解，MOS电容区域仅在浮动扩散节点处的电压(或在栅极节点与浮动扩散节点之间的电压差)大于MOS电容区域的阈值电压时“接通”(即，改变浮动扩散节点的总电容)；在皿)5电容区域“接通”前，其不对成像像素的总电容或转换增益有影响。本专利技术的实施例所利用的多个MOS电容区域中的每一者可具有不同的阈值电压，借此在不同的照明条件下“接通”。此增大成像像素的动态范围，借此提供用于主成像系统的HDR，以及增大成像系统的信噪比(SNR)。在以下描述中，阐述众多特定细节以提供对实施例的透彻理解。然而，所属领域的技术人员应认识到，可在无特定细节中的一者或一者以上的情况下或通过其它方法、组件、材料等来实践本文中所描述的技术。在其它例子中，并未详细展示或描述众所周知的结构、材料或操作以避免使某些方面晦涩难懂。图2为说明根据本专利技术的一实施例的成像系统的框图。所说明的实施例成像系统200包括像素阵列205、读出电路210、功能逻辑215及控制电路220。 像素阵列205为成像传感器单元或像素单元(例如，像素P1、P2、· · .、Pn)的二维(2D)阵列。在一个实施例中，每一像素单元为互补金属氧化物半导体(CMOS)成像像素。在另一实施例中，每一像素单元为电荷稱合装置(CCD)成像像素。像素阵列205可实施为前侧照明图像传感器或后侧照明图像传感器。如所说明，每一像素单元排列成行(例如，行Rl到Ry)及列(例如，列Cl到Cx)以获取人、地点或物体的图像数据，接着可使用所述图像数据来再现人、地点或物体的图像。在每一像素已获取其图像数据或图像电荷之后，图像数据由读出电路210读出并转移到功能逻辑215。读出电路210可包括放大电路、模/数(ADC)转换电路或其它电路。功能逻辑215可仅存储图像数据，或甚至通过应用后期图像效果(例如，修剪、旋转、去红目艮、调整亮度、调整对比本文档来自技高网...
【技术保护点】
一种成像传感器像素，其包含：浮动扩散FD区域；光敏元件，其用以获取图像电荷；转移栅极，其将所述图像电荷从所述光敏元件选择性转移到所述FD区域；及多个金属氧化物半导体MOS电容区域，其耦合到所述FD区域以增大所述FD区域的电容，其中所述MOS电容区域中的每一者包括最小电容值及不同的阈值电压值，所述MOS电容区域中的每一者在转移到所述FD区域的所述图像电荷超过其阈值电压值时具有大于其最小电容值的电容值。
【技术特征摘要】
...
【专利技术属性】
技术研发人员：陈刚，毛杜利，戴幸志，霍华德·E·罗兹，
申请(专利权)人：全视科技有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。