一种高速源同步LVDS接口初始化相位对齐方法技术

一种高速源同步LVDS接口初始化相位对齐方法涉及高速数据传输技术领域，包括以下步骤：判断采样的并行数据的稳定性，寻找第一个过渡区；判断并行数据的稳定性，并在采样稳定时判断是否为训练字的循环移位结果，穿过第一个过渡区；对并行数据进行位移操作直至为训练字，逐步增加延时再判断并行数据的正确性，寻找第二个过渡区；将数据通道的延时回调有效窗口长度的一半。针对传统的初始化相位对齐方法中没有考虑过渡区内可能存在固定性抖动的问题，在穿过第一个过渡区和寻找第二个过渡区时增加了对采样数据与训练字是否匹配即正确性的判断，提高了对数据眼图有效窗口左右侧边缘识别的准确性，从而保证了高速源同步LVDS接口初始化相位对齐的高可靠性。

【技术实现步骤摘要】
一种高速源同步LVDS接口初始化相位对齐方法
本专利技术属于高速数据传输
，具体涉及一种高速源同步LVDS接口初始化相位对齐方法。
技术介绍
源同步LVDS接口是当前网络、高速AD和高帧频CMOS探测器等领域内广泛采用的一种高速数据传输技术，由一个时钟通道和若干个数据通道组成。发送端时钟与数据是边沿对齐的，但在传输过程中由于各种因素的制约会造成各通道路径长度的不一致，导致在接收端各通道之间的相位关系会变为未知。解决这一问题的方法是在初始化阶段进行通道训练，如图1所示。由发送端连续发送固定的训练字，接收端通过调整各数据通道的延时并对采样数据进行判断，依次实现数据眼图中心与时钟采样沿的相位对齐(位对齐)、并行数据字边界的识别(字对齐)和各通道字延时的匹配(通道对齐)。当前普遍采用的相位对齐方法是逐步增加数据路径的延时，通过判断采样的并行数据是否稳定，来识别数据眼图的过渡区和有效窗口，有效窗口的中心就是最佳采样点。但过渡区内的抖动不仅仅可能是随机的，也有可能是固定的。随机性抖动可通过判断采样数据是否稳定来识别，但对于固定性抖动，采样数据是稳定的却不正确的，也就是说即使采样稳定，采样点也可能仍在过渡区。因此，当过渡区内含有固定性抖动时采用传统的相位对齐方法就会混淆过渡区和有效窗口，导致相位对齐的结果不准确，尤其在有效窗口特别窄的情况下，极有可能造成数据采样错误，降低可靠性。
技术实现思路
为了解决现有技术中存在的问题，本专利技术提供了一种高速源同步LVDS接口初始化相位对齐方法，充分考虑数据路径上可能同时存在的随机抖动和固定抖动，通过增加对采样数据正确性的判断，提高了对数据眼图过渡区和有效窗口识别的准确度。本专利技术解决技术问题所采用的技术方案如下：一种高速源同步LVDS接口初始化相位对齐方法，该方法包括如下步骤：步骤Ⅰ：在初始阶段由发送端连续发送固定的训练字；步骤Ⅱ：对比在数据通道中连续采样的并行数据是否相同，即判断采样的并行数据是否稳定：如果稳定，则延时加一，重新执行步骤Ⅱ；如果不稳定，表明采样点已位于一个过渡区，执行步骤Ⅲ；步骤Ⅲ：判断采样的并行数据是否稳定：如果不稳定，说明采样点仍位于过渡区内，延时加一，重新执行步骤Ⅲ；如果稳定，则判断采样数据是否为训练字的某一种循环移位结果：如果不是，说明采样数据不正确，采样点仍然位于过渡区内，则延时加一，重新执行步骤Ⅲ；如果是，说明采样点已进入有效窗口，记录当前延时位置，执行位移操作直至采样的并行数据与训练字相同，然后执行步骤Ⅳ；步骤Ⅳ：判断采样的并行数据是否是训练字：如果是，说明采样点仍在有效窗口内，延时加一，重新执行步骤Ⅳ；如果不是，说明采样点已走出有效窗口，进入相邻的过渡区，记录当前延时位置，执行步骤Ⅴ；步骤Ⅴ：根据所述步骤Ⅲ和步骤Ⅳ中记录的两个延时位置计算出有效窗口的长度，将数据通道的延时回调有效窗口长度的一半，使采样点位于数据眼图的中心，完成初始化相位对齐。本专利技术的有益效果是：1、在初始化相位对齐阶段准确识别有效窗口的左右边缘，对于高速源同步数据传输的可靠性至关重要。针对传统方法中没有考虑过渡区内可能存在固定性抖动的问题，在穿过第一个过渡区时增加了对采样数据正确性的判断，提高了对数据眼图有效窗口右侧边缘识别的准确性；2、把字对齐提前到相位对齐的步骤中，使得在寻找第二个过渡区时，可以直接判断采样的并行数据是否为训练字，同时判断了采样的稳定性和正确性，提高了对有效窗口左侧边缘识别的准确性。附图说明图1本专利技术一种高速源同步LVDS接口初始化相位对齐方法的流程图。图2包含过渡区的数据眼图示意图。图3初始化通道训练效果图。具体实施方式下面结合附图和实施例对本专利技术做进一步详细说明。如图1所示，一种高可靠的高速源同步LVDS接口初始化相位对齐方法，具体步骤如下：步骤Ⅰ：在初始阶段由发送端连续发送固定的训练字；步骤Ⅱ：如图2所示，寻找过渡区。对比在数据通道中连续采样的并行数据是否相同，判断采样的并行数据是否稳定：如果稳定，则延时加一，重新执行步骤Ⅱ；如果不稳定，表明采样点已位于一个过渡区，执行步骤Ⅲ；\步骤Ⅲ：判断采样的并行数据是否稳定：如果不稳定，说明采样点仍位于过渡区内，延时加一，重新执行步骤Ⅲ；如果稳定，则判断采样数据是否为训练字的某一种循环移位结果：如果不是，说明采样数据不正确，采样点仍然位于过渡区内，则延时加一，重新执行步骤Ⅲ；如果是，说明采样点已进入有效窗口，记录当前延时位置，执行位移操作直至采样的并行数据与训练字相同，实现了并行数据字边界的识别；然后执行步骤Ⅳ；步骤Ⅳ：判断采样的并行数据是否是训练字：如果是，说明采样点仍在有效窗口内，延时加一，重新执行步骤Ⅳ；如果不是，说明采样点已走出有效窗口，进入相邻的过渡区，记录当前延时位置，执行步骤Ⅴ；步骤Ⅴ：根据所述步骤Ⅲ和步骤Ⅳ中记录的两个延时位置计算出有效窗口的长度，将数据通道的延时回调至有效窗口长度的一半，使采样点位于数据眼图的中心，如图3所示，完成初始化相位对齐。实施例1：长光辰芯公司的CMOS探测器GSENSE400，输出有8个300Mbps的LVDS数据通道和1个150MHz的DDRLVDS时钟通道，图像数据为12位。接收端为Xilinx公司的Virtex-4系列FPGA，具体方法如下：1、在初始阶段对通道进行通道训练，由发送端连续发送固定的训练字；2、寻找第一个过渡区。对比连续采样的并行数据是否相同，即判断采样的并行数据是否稳定，如果稳定，则延时加一，重头执行本步骤；如果不稳定，表明已找到第一个过渡区，执行步骤3；3、穿过第一个过渡区。判断采样的并行数据是否稳定，如果不稳定，则说明还在过渡区内，延时加一，重头执行本步骤。如果稳定，则判断是否为训练字12种循环移位结果的一种，如果不是，则说明采样不正确，还在过渡区内，延时加一，重头执行本步骤；反之则说明已进入有效窗口，记录当前延时位置DelayTap1，执行位移操作直至采样的并行数据与训练字相同，然后执行步骤4；4、寻找第二个过渡区。判断采样的并行数据是否是训练字，如果是，就说明仍在有效窗口内，延时加一，重头执行本步骤；反之则说明已走出有效窗口，进入第二个过渡区，记录当前延时位置DelayTap2，执行步骤5；5、计算有效窗口的长度为(DelayTap2-DelayTap1)，将数据通道的延时回调有效窗口长度的一半(DelayTap2-DelayTap1)/2，使采样点位于数据眼图的中心，完成一个通道的初始化相位对齐。6、重复步骤1-5，依次完成8个通道的相位对齐和字对齐。显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本专利技术创造的保护范围之中。本文档来自技高网...

【技术保护点】
一种高速源同步LVDS接口初始化相位对齐方法，其特征在于，该方法包括如下步骤：步骤Ⅰ：在初始阶段由发送端连续发送固定的训练字；步骤Ⅱ：对比在数据通道中连续采样的并行数据是否相同，即判断采样的并行数据是否稳定：如果稳定，则延时加一，重新执行步骤Ⅱ；如果不稳定，表明采样点已位于一个过渡区，执行步骤Ⅲ；步骤Ⅲ：判断采样的并行数据是否稳定：如果不稳定，说明采样点仍位于过渡区内，延时加一，重新执行步骤Ⅲ；如果稳定，则判断采样数据是否为训练字的某一种循环移位结果：如果不是，说明采样数据不正确，采样点仍然位于过渡区内，则延时加一，重新执行步骤Ⅲ；如果是，说明采样点已进入有效窗口，记录当前延时位置，执行位移操作直至采样的并行数据与训练字相同，然后执行步骤Ⅳ；步骤Ⅳ：判断采样的并行数据是否是训练字：如果是，说明采样点仍在有效窗口内，延时加一，重新执行步骤Ⅳ；如果不是，说明采样点已走出有效窗口，进入相邻的过渡区，记录当前延时位置，执行步骤Ⅴ；步骤Ⅴ：根据所述步骤Ⅲ和步骤Ⅳ中记录的两个延时位置计算出有效窗口的长度，将数据通道的延时回调有效窗口长度的一半，使采样点位于数据眼图的中心，完成初始化相位对齐。

【技术特征摘要】
1.一种高速源同步LVDS接口初始化相位对齐方法，其特征在于，该方法包括如下步骤：步骤Ⅰ：在初始阶段由发送端连续发送固定的训练字；步骤Ⅱ：对比在数据通道中连续采样的并行数据是否相同，即判断采样的并行数据是否稳定：如果稳定，则延时加一，重新执行步骤Ⅱ；如果不稳定，表明采样点已位于一个过渡区，执行步骤Ⅲ；步骤Ⅲ：判断采样的并行数据是否稳定：如果不稳定，说明采样点仍位于过渡区内，延时加一，重新执行步骤Ⅲ；如果稳定，则判断采样数据是否为训练字的某一种循环移位结果：如果不是，说明采样数据不正确，采样点仍...

【专利技术属性】
技术研发人员：张恒，马庆军，王淑荣，
申请(专利权)人：中国科学院长春光学精密机械与物理研究所，
类型：发明
国别省市：吉林,22