测试结构及利用该测试结构监测探针针痕偏移的方法技术

本发明专利技术涉及集成电路测试技术领域，尤其涉及一种测试结构及利用该测试结构监测探针针痕偏移的方法。本发明专利技术的测试结构在常规的WAT(晶圆可接受测试)中引入一条新的测试结构，其金属焊盘数目N(N>＝4)与要监测的探针卡针脚数目一致，通过在每个金属焊盘下面放置一个有源器件，将N(N>＝4)个有源器件的栅极、源极、漏极和衬底并联起来分别接入4个不同的焊盘，通过量测焊盘下面不同位置的有源器件的饱和电流，实现实时监测探针针脚的偏移情况。

Test structure and method for monitoring probe needle deflection by using the test structure

The invention relates to the technical field of integrated circuit testing, in particular to a testing structure and a method for monitoring probe needle deflection by using the test structure. The invention of the test structure in the conventional WAT (wafer acceptance test) introduced a new test structure, the metal pad number (N> N = 4) consistent with the number of pins to the monitoring probe card, by placing an active device on each metal pad below, the N (N& gt; = 4), an active device gate source electrode and the drain electrode and the substrate in parallel respectively connected to 4 different pad, pad below the saturation current measured at different positions of the active devices by volume, to achieve real-time monitoring of the probe pin offset.

【技术实现步骤摘要】
测试结构及利用该测试结构监测探针针痕偏移的方法
本专利技术涉及集成电路测试
，尤其涉及一种测试结构及利用该测试结构监测探针针痕偏移的方法。
技术介绍
随着对集成电路低单位面积成本的追求和特殊功能结构的需要，逐渐出现了CUP(circuitunderpad，即在焊盘下放置电路)结构设计。该结构设计是将MOS晶体管等有源器件放置于焊盘(bondpad)下以达到节省面积的目的，常见的做法例如将ESD电路(即静电防护电路)放置于IOpad(即输入输出垫)下以提高芯片集成度。对于这种结构，由于测试时扎针或者键合产生的应力，很容易引起CUP的电性参数(如阈值电压、饱和漏电流)漂移，故会导致测试稳定性变差。对于WAT(晶圆可接收测试)，为了精确测量MOS晶体管的电性参数，需要尽量避免CUP结构带来的不可预知的误差。其中最重要的一点，是需要监测WAT扎针针痕位置，避免针痕偏移而引起的测试问题。目前还没有实时监测WAT针痕偏移的相关设计。所有的针痕位置的检查均由人工操作完成，存在人为判断差异，没有系统管控，不能及时发现问题。
技术实现思路
鉴于上述技术问题，本专利技术提出一种测试结构及利用该测试结构监测探针针痕偏移的方法，用来实时监测WAT过程中探针针脚偏移情况，降低人工管控所存在的风险。本专利技术解决上述技术问题的主要技术方案为：一种测试结构，应用于晶圆可接收测试，所述测试结构设置于晶圆中，所述晶圆包括多层金属层，所述测试结构包括多个金属焊盘和多个有源器件，每个所述金属焊盘下方对应设置一个所述有源器件，以形成CUP结构；其中，所有的所述CUP结构中所述有源器件的栅极通过第一连接线路并联接入一第一焊盘，源极通过第二连接线路并联接入一第二焊盘，漏极通过第三连接线路并联接入一第三焊盘，衬底通过第四连接线路并联接入一第四焊盘。优选的，上述的测试结构，其中，所述金属焊盘的个数大于等于四，以使形成的所述CUP结构的个数大于等于四。优选的，上述的测试结构，其中，所述有源器件为MOS晶体管。优选的，上述的测试结构，其中，所有的所述CUP结构的金属布线设置于所述晶圆的同一金属层中；或者所有的所述CUP结构的金属布线分散设置于所述晶圆的两层或两层以上不同的金属层中。优选的，上述的测试结构，其中，所述第一焊盘至所述第四焊盘设置于所述晶圆的顶层金属层上，所述第一连接线路至所述第四连接线路通过所述CUP结构的金属布线与所述晶圆的各金属层连接形成。优选的，上述的测试结构，其中，所述金属焊盘的材质为铝；和/或所述第一焊盘至所述第四焊盘的材质为铝。本专利技术还提供一种监测探针针痕偏移的方法，其中，基于上述的测试结构，所述方法包括：提供一探针卡，所述探针卡上设置有多个探针；将所述探针与所述第一至第四焊盘接触，以量测并联的所述有源器件的饱和电流；将一监测统计单元与所述多个探针连接，当所述监测统计单元接收到的所述饱和电流小于阈值时，判断所述探针发生偏移。优选的，上述的方法，其中，所述阈值为并联的所述有源器件的饱和电流阈值。优选的，上述的方法，其中，所述探针的个数与所述金属焊盘的个数相同。优选的，上述的方法，其中，所述监测统计单元为统计过程控制系统。上述技术方案具有如下优点或有益效果：本专利技术的测试结构是在常规的WAT(晶圆可接受测试)中引入一条新的测试结构，其结构和制程工艺均与现行晶圆产品一致，无需额外的工序；本专利技术的监测方法可以对WAT过程中探针针脚偏移量进行量化，降低人工目检的误差，实现实时监测探针针脚的偏移情况，且该方法简单易行，成本较低。附图说明参考所附附图，以更加充分地描述本专利技术的实施例。然而，所附附图仅用于说明和阐述，并不构成对本专利技术范围的限制。图1是实施例一的测试结构中一个CUP结构的俯视图；图2是图1的CUP结构的放大示意图；图3是图2沿A-A线的剖视图；图4是实施例二中监测到的饱和电流示意图；图5是实施例二中NMOS在不同针压下的ID-VG曲线图；图6是实施例二中NMOS在不同针痕下的ID-VG曲线图。具体实施方式下面结合附图和具体实施例对本专利技术作进一步说明，但不作为本专利技术的限定。需要说明的是，在不冲突的前提下，以下描述的技术方案和技术方案中的技术特征可以相互组合。实施例一本实施例提供一种测试结构，应用于晶圆可接收测试(WaferAcceptanceTest，简称WAT)，该测试结构设置于晶圆中，晶圆包括多层金属层，该测试结构包括多个金属焊盘和多个有源器件，一个金属焊盘下方设置一个有源器件，以形成一个CUP(CircuitUnderPad，即在焊盘下方放置电路)结构；其中，所有的CUP结构中的有源器件的栅极通过第一连接线路并联接入一第一焊盘，源极通过第二连接线路并联接入一第二焊盘，漏极通过第三连接线路并联接入一第三焊盘，衬底通过第四连接线路并联接入一第四焊盘。具体的，参照图1一个CUP结构的俯视图和图2的放大示意图所示，焊盘1下方设置有一个有源器件2以形成CUP结构，该有源器件可以为MOS晶体管，例如以NMOS管为例进行说明。该NMOS管2包括栅极21及设置在栅极21上用于将栅极21引出的栅极接触孔210、源极22及设置在源极22上用于将源极22引出的源极接触孔220、漏极23及设置在漏极23上用于将漏极23引出的漏极接触孔230以及衬底24。因本实施例示例为NMOS管，因此衬底24为形成在P-阱区(P-well)中的P+阱区，源极22和漏极23分别为形成在P-阱区(P-well)中的N+阱区。进一步的，作为一个优选的实施方式，CUP结构的金属布线可设置于晶圆的任意一层金属层中。如图3所示，该CUP结构的金属布线设置于晶圆的第一金属层M1中(图中仅标示出第一金属层M1，因在图3中CUP结构的金属布线与第一金属层M1重叠，该第一金属层M1也可视为该CUP结构的金属布线层)，栅极21通过栅极接触孔210引出，并通过该CUP结构的金属布线层(以图3为例即第一金属层M1)与晶圆的各金属层实现连接。具体的，在第一金属层M1与顶层金属层TM之间包括第二金属层M2、第三金属层M3、第四金属层M4和第五金属层M5，在每两层金属层之间还设置有用于连接的通孔层(以图3为例即第一通孔层V1、第二通孔层V2、第三通孔层V3、第四通孔层V4和顶层通孔层TV)。在图3所示的结构中，栅极21与第一焊盘21’之间的的第一连接线路即为第一金属层M1-第一通孔层V1-第二金属层M2-第二通孔层V2-…-顶层通孔层TV-顶层金属层TM组成的连接线路。需要注意的是，图3中以6层金属层(M1、M2、M3、M4、M5、TM)以及与6层金属层配合对应的5层通孔层(V1、V2、V3、V4、TV)为例进行展示，其不应视为对本专利技术的限制。类似的，在该CUP结构中，源极22通过源极接触孔220引出，并通过该CUP结构的金属布线层(以图3为例即第一金属层M1)与晶圆的各金属层实现连接。在图3所示的结构中，源极22与第二焊盘22’之间的第二连接线路即为第一金属层M1-第一通孔层V1-第二金属层M2-第二通孔层V2-…-顶层通孔层TV-顶层金属层TM组成的连接线路。类似的，在该CUP结构中，漏极23通过源极接触孔230引出，并通过该CUP结构的金属布线层(以图3为例即第一金属层M1)与晶圆的各金属本文档来自技高网...

【技术保护点】
一种测试结构，应用于晶圆可接收测试，所述测试结构设置于晶圆中，所述晶圆包括多层金属层，所述测试结构包括多个金属焊盘和多个有源器件，每个所述金属焊盘下方对应设置一个所述有源器件，以形成CUP结构；其特征在于，所有的所述CUP结构中所述有源器件的栅极通过第一连接线路并联接入一第一焊盘，源极通过第二连接线路并联接入一第二焊盘，漏极通过第三连接线路并联接入一第三焊盘，衬底通过第四连接线路并联接入一第四焊盘。

【技术特征摘要】
1.一种测试结构，应用于晶圆可接收测试，所述测试结构设置于晶圆中，所述晶圆包括多层金属层，所述测试结构包括多个金属焊盘和多个有源器件，每个所述金属焊盘下方对应设置一个所述有源器件，以形成CUP结构；其特征在于，所有的所述CUP结构中所述有源器件的栅极通过第一连接线路并联接入一第一焊盘，源极通过第二连接线路并联接入一第二焊盘，漏极通过第三连接线路并联接入一第三焊盘，衬底通过第四连接线路并联接入一第四焊盘。2.如权利要求1所述的测试结构，其特征在于，所述金属焊盘的个数大于等于四，以使形成的所述CUP结构的个数大于等于四。3.如权利要求1所述的测试结构，其特征在于，所述有源器件为MOS晶体管。4.如权利要求1所述的测试结构，其特征在于，所有的所述CUP结构的金属布线设置于所述晶圆的同一金属层中；或者，所有的所述CUP结构的金属布线分散设置于所述晶圆的两层或两层以上不同的金属层中。5.如权利要求4所述的测试结构，其特征在于...

【专利技术属性】
技术研发人员：赵毅，瞿奇，陈玉立，彭飞，梁卉荣，
申请(专利权)人：武汉新芯集成电路制造有限公司，
类型：发明
国别省市：湖北,42