一种阵列基板行驱动电路及其驱动方法技术

本发明专利技术公开了一种阵列基板行驱动电路及其驱动方法，该阵列基板行驱动电路包括多级阵列基板行驱动模块和多个薄膜晶体管，设定级数的阵列基板行驱动模块的输入端分别通过相应的薄膜晶体管接收不同的上拉控制信号，并输出相应的栅极信号；对于每个设定级数的阵列基板行驱动模块，其输入端接收的上拉控制信号的下降沿与输出的栅极信号的上升沿对齐。采用本方案可以避免设定级数的阵列基板行驱动模块的输入端接收的上拉控制信号与输出的栅极信号时间上重叠，使得阵列基板行驱动电路在高温操作的环境下不影响Q节点电位，进而使得液晶显示面板在高温操作的环境下可以正常使用。

Array substrate row drive circuit and driving method thereof

The invention discloses an array substrate for driving circuit and driving method thereof, the array substrate for driving circuit includes a multi line array substrate drive module and a plurality of thin film transistor array substrate, set for series driver module input respectively through different pull-up control signal crystal corresponding receiver, and outputs a gate signal corresponding to each line array substrate; set series driver module, the input end receives the pull-up control signal and the output signal of the gate falls to rise along the alignment. The scheme can avoid overlapping gate array substrate for receiving signal time series setting driver module input pull-up control signal and output on the array substrate for driving circuit operation in high temperature environment does not affect the Q node, and then the liquid crystal display panel in the environment of high temperature operation under normal use.

【技术实现步骤摘要】
一种阵列基板行驱动电路及其驱动方法
本专利技术涉及液晶显示
，尤其涉及一种阵列基板行驱动电路及其驱动方法。
技术介绍
随着液晶显示技术的发展，高分辨率、高对比度、高刷新速率、窄边框、薄型化已成为液晶显示器的发展趋势。在这样的背景下，阵列基板行驱动(GOA,GateDriveronArray)技术以其低成本、低功耗和窄边框等优点得到了广泛的应用。图1为现有阵列基板行驱动电路原理图，包括：上拉控制模块110、上拉模块120、下拉模块130、第一下拉维持模块140和第二下拉维持模块150。具体地：当第n-3级驱动信号G(n-3)为高电位时，Q(n)节点被充电拉高，此时第二晶体管T12被打开。并且时钟信号CLK的高电位将第n级驱动信号G(n)上拉输出高电位扫描信号。当第n+3级驱动信号G(n+3)为高电位时，下拉模块130将G(n)和Q(n)节点同时拉低，此时第一下拉维持模块140(或第二下拉维持模块150)的工作电位为Q(n)低电位。图2为阵列基板行驱动电路的控制时序图。其中第一下拉维持模块140和第二下拉维持模块150周期为2倍帧周期，占空比为1/2的低频信号。第一下拉维持模块140和第二下拉维持模块150相位相差1/2周期。级联方式如图3所示，其中下拉控制信号STV充当前三级的上拉控制信号，由于前两级的栅极输出高电位信号与STV的高电位存在时间重叠区域，因此阵列基板行驱动电路在高温操作的环境下会影响Q点电位，导致前两级的输出波形异常以至于面板显示异常。
技术实现思路
为了解决上述技术问题，本专利技术提供了一种阵列基板行驱动电路，包括：多级阵列基板行驱动模块和多个薄膜晶体管，设定级数的阵列基板行驱动模块的输入端分别通过相应的薄膜晶体管接收不同的上拉控制信号，并输出相应的栅极信号；对于每个设定级数的阵列基板行驱动模块，其输入端接收的上拉控制信号的下降沿与输出的栅极信号的上升沿对齐。在一个实施例中，所述设定级数的阵列基板行驱动模块为前两级阵列基板行驱动模块。在一个实施例中，所述上拉控制信号是通过不同的时钟信号来生成的脉冲信号。在一个实施例中，第一级阵列基板行驱动模块的输入端接收第一上拉控制信号，第二级阵列基板行驱动模块的输入端接收第二上拉控制信号；所述第一上拉控制信号的高电平上升沿与第一特定时钟信号的第一个高电平的上升沿对齐；所述第一上拉控制信号与所述第一特定时钟信号同相位；所述第二上拉控制信号的高电平上升沿与第二特定时钟信号的第一个高电平的上升沿对齐；所述第二上拉控制信号与所述第二特定时钟信号同相位。在一个实施例中，第一级阵列基板行驱动模块与第一薄膜晶体管的漏极连接，第二级阵列基板行驱动模块与第二薄膜晶体管的漏极连接；用于启动扫描的第一个触发信号分别连接所述第一薄膜晶体管的栅极和所述第二薄膜晶体管的栅极；所述第一薄膜晶体管的源极与所述第一特定时钟信号连接，所述第二薄膜晶体管的源极与所述第二特定时钟信号连接。在一个实施例中，第一级阵列基板行驱动模块与第一薄膜晶体管的漏极连接，第二级阵列基板行驱动模块与第二薄膜晶体管的漏极连接；用于启动扫描的第一个触发信号分别连接所述第一薄膜晶体管的源极和所述第二薄膜晶体管的源极；所述第一薄膜晶体管的栅极与所述第一特定时钟信号连接，所述第二薄膜晶体管的栅极与所述第二特定时钟信号连接。根据本专利技术的另一方面，还提供了一种阵列基板行驱动电路的驱动方法，包括：确定设定级数的阵列基板行驱动模块对应的不同的上拉控制信号，对于每个设定级数的阵列基板行驱动模块，其对应的上拉控制信号的下降沿与输出的栅极信号的上升沿对齐；设定级数的阵列基板行驱动模块的输入端接收相应的上拉控制信号，并输出相应的栅极信号。在一个实施例中，所述设定级数的阵列基板行驱动模块为前两级阵列基板行驱动模块。在一个实施例中，上拉控制信号是通过不同的时钟信号来生成的脉冲信号。在一个实施例中，第一级阵列基板行驱动模块的输入端接收第一上拉控制信号，第二级阵列基板行驱动模块的输入端接收第二上拉控制信号；所述第一上拉控制信号的高电平上升沿与第一特定时钟信号的第一个高电平的上升沿对齐；所述第一上拉控制信号与所述第一特定时钟信号同相位；所述第二上拉控制信号的高电平上升沿与第二特定时钟信号的第一个高电平的上升沿对齐；所述第二上拉控制信号与所述第二特定时钟信号同相位。与现有技术相比，本专利技术的一个或多个实施例可以具有如下优点：由于设定级数的阵列基板行驱动模块的输入端分别通过相应的薄膜晶体管接收不同的上拉控制信号，并输出相应的栅极信号，使得对于每个设定级数的阵列基板行驱动模块，其输入端接收的上拉控制信号的下降沿与输出的栅极信号的上升沿对齐，可以避免设定级数的阵列基板行驱动模块的输入端接收的上拉控制信号与输出的栅极信号在时间上重叠，使得阵列基板行驱动电路在高温操作的环境下不影响Q节点电位，进而使得液晶显示面板在高温操作的环境下可以正常使用。本专利技术的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本专利技术而了解。本专利技术的目的和其他优点可通过在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。附图说明附图用来提供对本专利技术的进一步理解，并且构成说明书的一部分，与本专利技术的实施例共同用于解释本专利技术，并不构成对本专利技术的限制。在附图中：图1是现有阵列基板行驱动电路原理图；图2是现有阵列基板行驱动电路的控制时序示意图；图3是现有级联的阵列基板行驱动模块的结构示意图；图4是根据本专利技术第一实施例的级联的阵列基板行驱动模块的结构示意图a；图5是根据本专利技术第二实施例的阵列基板行驱动电路的控制时序示意图；图6是根据本专利技术第一实施例的级联的阵列基板行驱动模块的结构示意图b；图7是根据本专利技术第二实施例的阵列基板行驱动电路的驱动方法实施流程示意图。具体实施方式为使本专利技术的目的、技术方案和优点更加清楚，以下结合附图对本专利技术作进一步地详细说明。第一实施例现有技术中设定级数的阵列基板行驱动模块的输入端接收相同上拉控制信号，由于栅极输出高电位信号与上拉控制信号的高电位存在时间重叠区域，因此阵列基板行驱动电路在高温操作的化境下会影响Q节点的电位，导致设定级数的输出波形异常以至于面板显示异常。基于此，本实施例提供了一种阵列基板行驱动电路，包括：多级阵列基板行驱动模块和多个薄膜晶体管，设定级数的阵列基板行驱动模块的输入端分别通过相应的薄膜晶体管接收不同的上拉控制信号，并输出相应的栅极信号；对于每个设定级数的阵列基板行驱动模块，其输入端接收的上拉控制信号的下降沿与输出的栅极信号的上升沿对齐。下面以所述设定级数的阵列基板行驱动模块为前两级阵列基板行驱动模块为例继续进行说明。前两级阵列基板行驱动模块包括第一级阵列基板行驱动模块和第二级阵列基板行驱动模块。图4是根据本专利技术第一实施例的级联的阵列基板行驱动模块的结构示意图a，如图所示，第一级阵列基板行驱动模块与第一薄膜晶体管的漏极连接，第二级阵列基板行驱动模块与第二薄膜晶体管的漏极连接；用于启动扫描的第一个触发信号分别连接所述第一薄膜晶体管的栅极和所述第二薄膜晶体管的栅极；所述第一薄膜晶体管的源极与所述第一特定时钟信号CK5连接，所述第二薄膜晶体管的源极与所述第二特定时钟信号CK6连接。CK1是第一级阵列基本文档来自技高网...

【技术保护点】
一种阵列基板行驱动电路，其特征在于，包括：多级阵列基板行驱动模块和多个薄膜晶体管，设定级数的阵列基板行驱动模块的输入端分别通过相应的薄膜晶体管接收不同的上拉控制信号，并输出相应的栅极信号；对于每个设定级数的阵列基板行驱动模块，其输入端接收的上拉控制信号的下降沿与输出的栅极信号的上升沿对齐。

【技术特征摘要】
1.一种阵列基板行驱动电路，其特征在于，包括：多级阵列基板行驱动模块和多个薄膜晶体管，设定级数的阵列基板行驱动模块的输入端分别通过相应的薄膜晶体管接收不同的上拉控制信号，并输出相应的栅极信号；对于每个设定级数的阵列基板行驱动模块，其输入端接收的上拉控制信号的下降沿与输出的栅极信号的上升沿对齐。2.根据权利要求1所述的电路，其特征在于，所述设定级数的阵列基板行驱动模块为前两级阵列基板行驱动模块。3.根据权利要求2所述的电路，其特征在于，所述上拉控制信号是通过不同的时钟信号来生成的脉冲信号。4.根据权利要求3所述的电路，其特征在于，第一级阵列基板行驱动模块的输入端接收第一上拉控制信号，第二级阵列基板行驱动模块的输入端接收第二上拉控制信号；所述第一上拉控制信号的高电平上升沿与第一特定时钟信号的第一个高电平的上升沿对齐；所述第一上拉控制信号与所述第一特定时钟信号同相位；所述第二上拉控制信号的高电平上升沿与第二特定时钟信号的第一个高电平的上升沿对齐；所述第二上拉控制信号与所述第二特定时钟信号同相位。5.根据权利要求4所述的电路，其特征在于，第一级阵列基板行驱动模块与第一薄膜晶体管的漏极连接，第二级阵列基板行驱动模块与第二薄膜晶体管的漏极连接；用于启动扫描的第一个触发信号分别连接所述第一薄膜晶体管的栅极和所述第二薄膜晶体管的栅极；所述第一薄膜晶体管的源极与所述第一特定时钟信号连接，所述第二薄膜晶体管的源极与所述第二特定时钟信号连接。6.根...

【专利技术属性】
技术研发人员：徐向阳，
申请(专利权)人：深圳市华星光电技术有限公司，
类型：发明
国别省市：广东,44