半导体模块、电性连接器以及检查装置制造方法及图纸

根据本发明专利技术的半导体模块(10)包括：控制IC(11)，安装在安装衬底(16)上；以及多个半导体芯片(20)，安装在所述安装衬底(16)上，并且多个半导体芯片(20)中的每个包括串联连接在待检查器件与测试机之间的第一晶体管和第二晶体管(21、22)。第一晶体管(21)和第二晶体管(22)具有在半导体芯片(10)的衬底侧上的共用漏电极。第一晶体管(21)的源电极被连接至测试机的电源通道侧。第二晶体管(22)的源电极被连接至待检查器件的电极侧。来自控制IC(11)的控制信号经由所述线供给至第一晶体管和第二晶体管(21、22)中每个的栅电极，由此控制测试机与待检查器件之间的连接。

Semiconductor module, electrical connector and inspection device

According to the semiconductor module of the invention comprises: (10) IC (11), mounted on the mounting substrate (16); and a plurality of semiconductor chips (20), installed on the substrate (16), and a plurality of semiconductor chips (20) in each series includes a first transistor and a second transistor check the connection between the device and the testing machine (21, 22). The first transistor (21) and the second transistor (22) have common drain electrodes on the substrate side of the semiconductor chip (10). The source electrode of the first transistor (21) is connected to the side of the power supply channel of the test machine. The source electrode of the second transistor (22) is connected to the electrode side of the device to be inspected. A control signal from the control IC (11) is supplied to each gate electrode of the first transistor and the second transistor (21, 22) via the line, thereby controlling the connection between the tester and the device to be inspected.

【技术实现步骤摘要】
【国外来华专利技术】半导体模块、电性连接器以及检查装置
本专利技术涉及一种半导体模块、电性连接器以及检查装置。
技术介绍
检查装置用于半导体器件(例如，晶片上的芯片或已组装完成的IC(integratedcircuit，集成电路)等)的电性检查(例如，晶片测试、封装测试等)。检查装置包括：测试机(tester)；电性地布置于测试机的测试头与待检查器件之间的电性连接器；以及处理装置(例如，探测器(prober)或搬运机(handler))，其相对于电性连接器来定位待检查器件并且使得待检查器件与电性连接器接触。半导体器件的电性检查包括导通测试、DC测试、AC测试、功能测试等。测试机包括以下功能：施加这些测试所需的电流、电压、信号等(以下也称为测试电源)，并且测量此时的电压、电流、输出信号特性等电性特性。测试机包括用于施加和测量的多个通道(在下文中这些通道将也被称为电源通道)，使得可以同时检查多个半导体器件。电性连接器包括，例如，探测针卡、IC插槽、DUT(DeviceUnderTest，被测设备)板、插入环、性能板或者将它们的功能彼此组合和集成的连接器。探测针卡是用于晶片测试的电性连接器。探测针卡的一面设置有直接地或经由继电电性连接器被连接至测试机的测试头的连接端子，另一面设置有接触待检查器件的电极(焊盘)的多个探测针(probe)。然后，多个探测针接触焊盘，使得可以将来自测试机的测试电源供给至半导体器件。此外，已开发一种设置有电源继电器的探测针卡。例如，专利文献1公开一种探测针卡，其包括将来自测试机的电源供给路径分支成多个路径的电源线部，并且包括在已经分支的各个路径上的电源继电器。由控制机制部控制电源继电器的开和关，使得可以切换待检查的IC芯片。因此，设置在一个电源线部中的多个电源继电器被选择性地导通，使得来自一个电源通道的电源被依序地供给至多个IC芯片。因此，能够增加待检查的IC芯片的数量。另外，已经公开一种使用MOS(MetalOxideSemiconductor，金属氧化物半导体)晶体管作为可以用于电源继电器等开关元件的技术(专利文献2)。专利文献2示出一种半导体器件检查装置的示例，其能够使用由MOS晶体管元件形成的开关矩阵(switchingmatrix)LSI(LargeScaleIntegratedCircuit，大型集成电路)来任意地切换测量装置(其用以测量半导体元件的特性)与探测针探针(其被连接至被测试的半导体器件的外部连接端子)之间的连接。在开关矩阵LSI中，连接至测量装置的多个导通路径和连接至探测针探针的多个导通路径被配置成矩阵形式。另外，开关矩阵LSI包括：开关，设置于导通路径的各个交叉点并且用以导通和关断；行/列选择电路，选择待连接的行(通向探测针探针的导通路径)和列(通向测量装置的多个导通路径)；信号线，将行/列选择电路的输出传送至开关；以及列选择电路，将在行/列选择电路中选择的列的导通路径和测量装置予以连接。大量MOS晶体管元件用于开关、行/列选择电路以及列选择电路，并且由这些MOS晶体管切换探测针探针与测量装置之间的耦接。引用列表专利文献[专利文献1]：申请公布号2011-7743的日本未审查专利。[专利文献2]：申请公布号61-288436的日本未审查专利。
技术实现思路
技术问题专利文献1公开一种配置，其中电源继电器用作开关以切换待检查对象。然而，当如专利文献1所公开的使用开关来切换待检查对象时，所使用的开关的数量随着待检查对象的数量增加而增加。开关数量的增加导致开关整体电力消耗的增加以及发热量的增加。因此，当开关设置在晶片或探测针卡附近时，发热量可能影响晶片或探测针卡。例如，可能妨碍晶片或探测针卡的温度控制，或者晶片或探测针卡可能热膨胀，这可以影响探测针的位置精度。此外，虽然在专利文献2中，将MOS晶体管用作开关，但是由于MOS晶体管的结构会在MOS晶体管中形成寄生二极管。因此，当单独使用MOS晶体管时，电流不能被双向中断。此外，在MOS晶体管中，需要在栅极与源极之间设置保护电路以保护栅极氧化膜。例如，在栅极与源极之间设置诸如肖特基二极管的保护二极管。然而，保护二极管引起在栅极与源极之间产生漏电流。当漏电流流过器件或测试机时，会导致测量电流的精度降低。本专利技术是鉴于上述问题而完成的，并且本专利技术目的在于提供一种能够执行准确检查的半导体模块、电性连接器以及检查装置。技术方案根据本专利技术一个方面的一种半导体模块，用于电性地布置于待检查器件的电极与测试机的电源通道之间的电性连接器，所述半导体模块包括：安装衬底，包括线；控制IC，安装在所述安装衬底上；以及多个半导体芯片，安装在所述安装衬底上，其中：所述多个半导体芯片中的每个包括第一晶体管和第二晶体管，所述第一晶体管和第二晶体管串联连接在所述待检查器件的电极侧与所述测试机的电源通道侧之间，所述第一晶体管和所述第二晶体管包括在所述半导体芯片的衬底侧上的共用第一电极，所述第一晶体管的第二电极被连接至所述测试机的所述电源通道侧，并且所述第二晶体管的第二电极被连接至所述待检查器件的电极侧，以及来自所述控制IC的控制信号经由所述线供给至所述第一晶体管的控制电极和所述第二晶体管的控制电极，由此控制所述测试机的所述电源通道侧与所述待检查器件的所述电极侧之间的连接。因此，能够执行准确的检查。在上述半导体模块中，所述第一晶体管和第二晶体管可以是功率MOS晶体管，以及所述第一电极可以是漏电极，所述第二电极是可以源电极，并且所述控制电极可以是栅电极。因此，能够实现简单安装。在上述半导体模块中，所述控制IC可以包括CMOS，以及来自所述控制IC的控制信号可以是来自所述CMOS的输出。因此，能够使用从CMOS输出的控制信号控制半导体模块。在上述半导体模块中，沿着第一方向布置两个或更多半导体芯片的芯片列可以设置在所述安装衬底上，以及在所述芯片列含有的两个或更多半导体芯片的每个中，所述第一晶体管和第二晶体管可以沿着所述第一方向布置。因此，能够提高安装密度。在上述半导体模块中，在所述安装衬底上可以设置所述半导体芯片的所述第二电极和连接至所述控制电极的焊盘，在所述安装衬底上可以设置焊盘列，所述焊盘列包括沿所述第一方向布置的多个焊盘，所述焊盘列可以布置在两个芯片列之间，以及包含在所述两个芯片列中的所述半导体芯片的所述第二电极和所述控制电极可以被连接至所述焊盘列所含有的所述焊盘。因此，能够提高安装密度。在上述半导体模块中，优选地，在所述半导体芯片的控制端子与第二端子之间未设置栅极保护电路。因此，能够降低漏电流并且执行准确的检查。在上述半导体模块中，优选地，从所述控制IC的输出端子到所述半导体芯片的所述控制电极的线未被连接至所述半导体芯片的所述第一电极和第二电极。因此，能够降低漏电流并且执行准确的检查。根据本专利技术一个方面的一种半导体模块，包括：安装衬底，包括线；控制IC，安装在所述安装衬底上；以及多个半导体芯片，安装在所述安装衬底上，其中：所述多个半导体芯片中的每个包括串联连接在探测针与测试机的电源通道之间的第一和第二晶体管，所述第一晶体管和所述第二晶体管包括在所述半导体芯片的衬底侧上的共用第一电极，所述第一晶体管的第二电极被连接至第一端子，并且所述第二晶体管的第二电极被连接至第二端子本文档来自技高网...

【技术保护点】
一种半导体模块，用于电性地布置于待检查器件的电极与测试机的电源通道之间的电性连接器，所述半导体模块包括：安装衬底，包括线；控制IC，安装在所述安装衬底上；以及多个半导体芯片，安装在所述安装衬底上，其中所述多个半导体芯片中的每个包括第一晶体管和第二晶体管，所述第一晶体管和第二晶体管串联连接在所述待检查器件的电极侧与所述测试机的电源通道侧之间，所述第一晶体管和所述第二晶体管包括在所述半导体芯片的衬底侧上的共用第一电极，所述第一晶体管的第二电极被连接至所述测试机的所述电源通道侧，并且所述第二晶体管的第二电极被连接至所述待检查器件的所述电极侧，以及来自所述控制IC的控制信号经由所述线供给至所述第一晶体管的控制电极和所述第二晶体管的控制电极，由此控制所述测试机的所述电源通道侧与所述待检查器件的所述电极侧之间的连接。

【技术特征摘要】
【国外来华专利技术】2014.07.17 JP 2014-1464271.一种半导体模块，用于电性地布置于待检查器件的电极与测试机的电源通道之间的电性连接器，所述半导体模块包括：安装衬底，包括线；控制IC，安装在所述安装衬底上；以及多个半导体芯片，安装在所述安装衬底上，其中所述多个半导体芯片中的每个包括第一晶体管和第二晶体管，所述第一晶体管和第二晶体管串联连接在所述待检查器件的电极侧与所述测试机的电源通道侧之间，所述第一晶体管和所述第二晶体管包括在所述半导体芯片的衬底侧上的共用第一电极，所述第一晶体管的第二电极被连接至所述测试机的所述电源通道侧，并且所述第二晶体管的第二电极被连接至所述待检查器件的所述电极侧，以及来自所述控制IC的控制信号经由所述线供给至所述第一晶体管的控制电极和所述第二晶体管的控制电极，由此控制所述测试机的所述电源通道侧与所述待检查器件的所述电极侧之间的连接。2.根据权利要求1所述的半导体模块，其中所述第一晶体管和第二晶体管是功率MOS晶体管，以及所述第一电极是漏电极，所述第二电极是源电极，并且所述控制电极是栅电极。3.根据权利要求1或2所述的半导体模块，其中所述控制IC包括CMOS，以及来自所述控制IC的控制信号对应于来自所述CMOS的输出。4.根据权利要求1至3中任一项所述的半导体模块，其中沿着第一方向布置有两个或更多半导体芯片的芯片列被设置在所述安装衬底上，以及在所述芯片列含有的两个或更多半导体芯片的每个中，所述第一晶体管和第二晶体管沿着所述第一方向布置。5.根据权利要求4所述的半导体模块，其中在所述安装衬底上设置有所述半导体芯片的所述第二电极和连接至所...

【专利技术属性】
技术研发人员：中田义朗，
申请(专利权)人：日本麦可罗尼克斯股份有限公司，
类型：发明
国别省市：日本,JP