An integrated circuit including a support, at least three metal layers above the supports, the metal layer includes a top metal layer has a roof and bottom metal layer has a base plate, a dielectric material between the top and bottom, so as to form a capacitor, and on the support of a plurality of oxide layer, the oxide layer includes a top oxide layer, each oxide layer covering metal layer corresponding to the respective. The top oxide layer covers the top metal layer and has openings that expose at least part of the roof through the opening. Support with a metal oxide layer and by providing a method of forming integrated circuit, which comprises a bottom plate, forming a cavity exposed bottom cavity filled with a dielectric material, with roof another metal layer and another oxide layer, and forming an opening to expose the top plate.
【技术实现步骤摘要】
MIM电容器及其制造方法
本专利技术涉及包括集成电容器的装置,设备和方法。
技术介绍
集成电容器适用于汽车应用,包括汽车隔离设备,该汽车隔离设备允许不同电压域之间电信号的安全传输。用于汽车应用的设备必须强大和稳定,因为汽车服务可以是高要求的,乘客和电子设备必须得到保护,运营环境可能是恶劣的。各种技术可以用来隔离电路,已知的有光学隔离,电感隔离和电容隔离。电容隔离,特别适合汽车服务。更具体地,许多用于电动车和混合动力车(电驱动的车辆)的汽车应用需要高压信号隔离器,高压信号隔离器可以被集成在芯片上。该隔离器可以是单芯片或多芯片设计。本专利技术针对适用于这种汽车隔离应用的易于集成的高压电容器。本专利技术并不限于这样的应用,而是可以用在具有跨越不同电压域的电子信号的任何地方,如在海洋和航空应用中。例如,信号电路可以在电路之间的信号路径上使用电容耦合从而彼此电位隔离。这样隔离的结果是,电路在独立的电压域中工作,该电压域通过共同的地电压电平不以彼此为参考。因此,不同的电压域之间可能会产生大的电压差。电位隔离被用于各种不同的应用中的这种不同的电压域之间发送信号。例如,可以在多个集成电路芯片中提供电位隔离,这些集成电路芯片可以位于同一封装中,或在不同的封装中。在使用电位隔离技术的集成电路之间可以传递信号。一种电位隔离的方法是在两个电路之间的信号路径中使用电容器,从而在传输高频信号时阻止DC电压和减弱低频信号。这种电容器可以是集成电路的一部分,该电容器具有电容器极板和电容器电介质,该电容器极板形成在集成电路制造工艺的金属1至金属5(或金属6)层中,该电容器电介质形成为在金属 ...
【技术保护点】
一种集成电路,其特征在于,包括:支撑物;布置在支撑物上方的至少三个金属层,所述金属层包括具有顶板的顶部金属层和具有底板的底部金属层;介电材料,所述介电材料设置在所述顶板和所述底板之间,以便形成电容器;以及布置在支撑物上的多个氧化物层,所述氧化物层包括顶部氧化物层,每个所述氧化物层各自覆盖相应的所述金属层;其中,顶部氧化物层覆盖顶部金属层,并且顶部氧化物层具有开口,通过该开口暴露至少部分顶板;其中所述介电材料的厚度与所述顶板和底板之间的多个氧化物层的厚度之和相同。
【技术特征摘要】
2012.11.28 US 13/687,8421.一种集成电路,其特征在于,包括:支撑物;布置在支撑物上方的至少三个金属层,所述金属层包括具有顶板的顶部金属层和具有底板的底部金属层;介电材料,所述介电材料设置在所述顶板和所述底板之间,以便形成电容器;以及布置在支撑物上的多个氧化物层,所述氧化物层包括顶部氧化物层,每个所述氧化物层各自覆盖相应的所述金属层;其中,顶部氧化物层覆盖顶部金属层,并且顶部氧化物层具有开口,通过该开口暴露至少部分顶板;其中所述介电材料的厚度与所述顶板和底板之间的多个氧化物层的厚度之和相同。2.根据权利要求1所述的集成电路,其特征在于,还包括:覆盖在顶部氧化物层上的钝化层,所述钝化层具有开口,通过该开口暴露部分顶板。3.根据权利要求1所述的集成电路,其特征在于,顶部金属层是最顶层的金属层以及底部金属层是CMOSN层金属结构的金属1层,N是金属层的数量。4.根据权利要求1所述的集成电路,其特征在于,顶部金属层是顶端的金属层以及底部金属层是BiCMOS器件结构和双极型器件结构之一的最底层的金属层。5.根据权利要求1所述的集成电路,其特征在于,满足下列中的至少一个:介电材料具有与氧化物层不同的组成;介电材料是连续的并且没有多个接口;和介电材料具有比每个氧化物层的电击穿强度更大的电击穿强度。6.根据权利要求5所述的集成电路,其特征在于,还包括布置在埋氧化物层上的绝缘体上硅层。7.根据权利要求6所述的集成电路,其特征在于,还包括布置在绝缘体上硅层中的浅沟槽隔离元件和介质沟槽隔离元件中的至少一个。8.根据权利要求1所述的集成电路,其特征在于,介电材料的顶部毗邻顶板,和,从上往下看,毗邻的介电材料的顶部延伸超出顶板。9.根据权利要求1所述的集成电路,其特征在于,介电材料的底部毗邻底板,和,从上往下看,底板超出毗邻的介电材料的底部。10.一种在集成电路...
【专利技术属性】
技术研发人员:罗埃尔·达门,格哈德·库普斯,皮特·杰勒德·斯蒂内肯,
申请(专利权)人:NXP股份有限公司,
类型:发明
国别省市:荷兰,NL
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。