补偿电路和补偿方法技术

提供一种补偿电路，该补偿电路包括：存储单元阵列，包括正常区和冗余区，冗余区用于修复正常区中出现的缺陷；补偿时间控制电路，补偿时间控制电路响应于激活命令来针对耦接到正常区和冗余区的感测放大器激活补偿开始信号；以及补偿控制信号发生电路，补偿控制信号发生电路响应于补偿开始信号来开始补偿操作，以及响应于熔丝比较完成脉冲和比较地址来停止针对耦接到未选中字线的感测放大器的补偿开始信号。

Compensation circuit and compensation method

A compensation circuit, the compensation circuit includes a memory cell array, including the normal and redundant area, redundant area for defects repair in normal area; compensation time compensation control circuit, time control circuit in response to the activation order for coupled to the normal and redundant area of sense amplifier activation compensation start signal; and the compensation control signal generating circuit, compensation control signal generating circuit response signal to start to start operation in compensation compensation, and in response to a complete comparison of pulse and fuse address stop for unselected word lines coupled to the sense amplifier compensation start signal.

【技术实现步骤摘要】
相关申请的交叉引用本申请要求2015年10月27日提交给韩国知识产权局的申请号为10-2015-0149543的韩国专利申请的优先权，其通过引用整体合并于此。
各种实施例总体而言涉及一种补偿电路和补偿方法，更具体地，涉及一种用来同时开始熔丝比较和补偿操作且立即停止针对不需要补偿操作的区域的熔丝比较的补偿电路和补偿方法。
技术介绍
包括用于数据写入的存储单元的存储器件执行用于将数据写入至存储单元中的操作或从存储单元读取数据的操作。存储单元耦接在字线和与字线交叉的位线之间以储存电荷。储存在存储单元中的电荷被放大到位线与互补位线之间的电压差，使得数据被读取。感测放大器可以耦接到包括位线和互补位线的位线对。感测放大器执行用于放大这种电压差的操作，其中构成感测放大器的半导体元件因为工艺变化或操作温度而执行不理想的操作。因此，在构成感测放大器的半导体元件之中可能会发生偏移。在将从位线对读取的电压差转换为数据的过程中，感测放大器中发生的偏移会对有效的感测裕度有影响。
技术实现思路
在根据各种实施例的补偿电路和补偿方法中，响应于激活命令来开始补偿操作以消除偏移，或者保证有效的感测裕度。并行地执行补偿操作和熔丝比较，导致最终激活字线所需的时间(例如tRCD)的减少。在根据各种实施例的补偿电路和补偿方法中，当正在执行补偿操作时熔丝比较完成时，停止针对未选中字线的补偿操作。因此，可以使当在熔丝比较完成之前对耦接到冗余区的所有感测放大器执行补偿操作时可能发生的功耗最小化。在一个实施例，一种补偿电路包括：存储单元阵列，包括正常区和冗余区，冗余区用于修复正常区中出现的缺陷；补偿时间控制电路，补偿时间控制电路响应于激活命令来针对耦接到正常区和冗余区的感测放大器激活补偿开始信号；以及补偿控制信号发生电路，补偿控制信号发生电路响应于补偿开始信号来开始补偿操作，以及响应于熔丝比较完成脉冲和比较地址来终止针对耦接到未选中字线的感测放大器的补偿操作。在另一实施例中，一种补偿方法包括以下步骤：响应于激活命令来针对与存储单元阵列中的由地址指示的选中字线和冗余区耦接的感测放大器激活补偿开始信号；响应于激活命令而基于地址执行熔丝比较以得出比较地址，以及当得出了比较地址时产生熔丝比较完成脉冲；以及响应于补偿开始信号来开始补偿操作，以及响应于熔丝比较完成脉冲来停止针对耦接到未选中字线的感测放大器的补偿操作。在根据各种实施例的补偿电路和补偿方法中，响应于激活命令来同时执行用于判断是否修复存储单元的行地址的熔丝比较操作和补偿操作，使得可以缩短整个激活操作所需的时间。在根据各种实施例的补偿电路和补偿方法中，在熔丝比较操作完成的时间处，停止正在对其执行补偿操作的未选中字线的区域的补偿操作，使得可以减小功耗。附图说明图1是图示根据一个实施例的补偿电路的框图。图2是用于解释根据一个实施例的从补偿控制信号发生电路提供给选中字线和未选中字线的补偿信号的示图。图3是用于解释根据一个实施例的补偿电路的操作的波形图。图4是图示根据一个实施例的补偿电路的框图。图5是用于解释根据一个实施例的补偿电路的操作的波形图。图6是用于解释根据一个实施例的补偿方法的流程图。图7图示采用根据参照图1至图6讨论的各种实施例的半导体器件的系统的示例代表的框图。具体实施方式在下文中，将参照附图通过各种示例性实施例来描述补偿电路和补偿方法。图1是图示根据一个实施例的补偿电路的框图。参见图1，根据一个实施例的补偿电路10可以包括补偿时间控制电路100、补偿控制信号发生电路200以及存储单元阵列300。根据一个实施例，补偿电路10还可以包括字线控制电路600。补偿时间控制电路100可以基于命令尤其激活命令CMD来激活补偿开始信号OCE。补偿时间控制电路100中产生的补偿开始信号OCE可以对应于指示针对耦接到存储单元阵列300的至少一个存储单元的感测放大器510和520的补偿操作的开始的信号。补偿时间控制电路100可以产生具有不同值的补偿开始信号OCE并且实质上同时地将补偿开始信号OCE提供到存储单元阵列300的每个感测放大器。存储单元阵列300可以包括正常区310和冗余区320，其中冗余区320可以用于修复正常区310中可能出现的缺陷。存储单元阵列300可以包括SRAM(静态RAM)、DRAM(动态RAM)和SDRAM(同步DRAM)等的易失性存储器件。存储单元阵列300还可以包括ROM(只读取存储器)、PROM(可编程ROM)、EPROM(电可编程ROM)、EEPROM(电可擦除可编程ROM)、快闪存储器、PRAM(相变RAM)、MRAM(磁RAM)、RRAM(电阻式RAM)、FRAM(铁电RAM)等的非易失性存储器件。例如，可以基于地址ADDR将数据写入至正常区310的特定地址，或者从正常区310的特定地址读取数据。当与地址相对应的存储单元故障时，熔丝比较电路400可以驱动接收到的地址ADDR并将修复信息储存作为比较地址。换言之，当在访问位于正常区310中的地址中出现缺陷时，熔丝比较电路400的作用是将正常区310的地址转变或转换成冗余区320的地址。在一般情况下，当施加地址ADDR时，不执行补偿操作，以及熔丝比较电路400得出比较地址CA，比较地址CA包括比较地址CA中的关于选中字线和未选中字线的信息。在一个示例中，熔丝比较电路400可以在比较地址CA的得出完成时产生熔丝比较完成脉冲CP。补偿操作未被执行，因为可以对具有与地址ADDR指示的位置不同的位置的存储单元执行激活操作。因此，由于不可能知道执行补偿操作的位置，因此可以基于由熔丝比较电路400提供的比较地址CA来执行补偿操作。然而，当补偿操作在熔丝比较完成之后被执行时，由于直至例如读取操作在激活命令施加之后被执行为止需要很多时间，因此补偿电路10的操作速度会变慢。根据一个实施例的补偿电路10响应于激活命令CMD同时开始熔丝比较和补偿操作。补偿时间控制电路100响应于激活命令CMD来激活补偿开始信号OCE，使得对与冗余区320耦接的所有感测放大器以及与正常区310中的基于行地址XADDR确定为选中字线耦接的感测放大器执行补偿操作。例如，当在位于由地址ADDR指示的位置中的正常区310中没有缺陷时，针对地址ADDR执行操作。然而，当在位于由地址ADDR指示的位置中的正常区310中有缺陷时，在位于由通过修复地址ADDR获得的比较地址CA指示的位置处的冗余区320中执行操作。由于补偿电路10可以在熔丝比较完成之前开始补偿操作，因此可以在初始步骤中针对由地址ADDR指示的正常区310中的选中地址和耦接到冗余区320的感测放大器执行补偿操作。针对补偿操作的开始，补偿时间控制电路100可以激活补偿开始信号OCE。对于耦接到除了由地址ADDR指示的选中字线之外的其余区域的感测放大器，补偿开始信号OCE未被激活。响应于补偿开始信号OCE，补偿控制信号发生电路200将第一补偿控制信号OC1和第二补偿控制信号OC2提供到感测放大器510和520。第一补偿控制信号OC1和第二补偿控制信号OC2可以用于执行补偿操作。感测放大器510和520可以耦接到存储单元阵列的区域(正常区310中的由地址ADDR指示的选中字线位于该区域中)和冗余区320。本文档来自技高网...

【技术保护点】
一种补偿电路，包括：存储单元阵列，包括正常区和冗余区，冗余区用于修复正常区中出现的缺陷；补偿时间控制电路，被配置成响应于激活命令来针对耦接到正常区和冗余区的感测放大器激活补偿开始信号；以及补偿控制信号发生电路，被配置成响应于补偿开始信号来开始补偿操作，以及响应于熔丝比较完成脉冲和比较地址来终止针对耦接到未选中字线的感测放大器的补偿操作。

【技术特征摘要】
2015.10.27 KR 10-2015-01495431.一种补偿电路，包括：存储单元阵列，包括正常区和冗余区，冗余区用于修复正常区中出现的缺陷；补偿时间控制电路，被配置成响应于激活命令来针对耦接到正常区和冗余区的感测放大器激活补偿开始信号；以及补偿控制信号发生电路，被配置成响应于补偿开始信号来开始补偿操作，以及响应于熔丝比较完成脉冲和比较地址来终止针对耦接到未选中字线的感测放大器的补偿操作。2.根据权利要求1所述的补偿电路，其中，补偿时间控制电路被配置成基于地址来针对耦接到正常区的选中字线的感测放大器激活补偿开始信号。3.根据权利要求2所述的补偿电路，其中，补偿时间控制电路被配置成针对耦接到整个冗余区的感测放大器激活补偿开始信号。4.根据权利要求3所述的补偿电路，还包括：熔丝比较电路，熔丝比较电路被配置成得出比较地址，比较地址包括比较地址中的关于选中字线和未选中字线的信息。5.根据权利要求4所述的补偿电路，其中，熔丝比较电路被配置成当比较地址的得出完成时，产生熔丝比较完成脉冲。6.根据权利要求4所述的补偿电路，还包括:字线控制电路，字线控制电路被配置成响应于熔丝比较完成脉冲而基于比较地址来激活字线。7.根据权利要求4所述的补偿电路，其中，补偿时间控制电路被配置成当针对耦接到选中字线的感测放大器的补偿操作完成时，去激活补偿开始信号。8.根据权利要求7所述的补偿电路，还包括：字线控制电路，字线控制电路被配置成响应于熔丝比较完成脉冲的激活而基于比较地址来激活选中字线。9.根据权利要求7所述的补偿电路，还包括：字线控制电路，字线控制电路被配置成响应于熔丝比较完成脉冲的激活和补偿开始信号的去激活而基于比较地址来激活选中字线。10.根据权利要求4所述的补偿电路，其中，补偿时间控制电路被配置成响应于比较地址来针对耦接到...

【专利技术属性】
技术研发人员：林成求，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：韩国;KR