一种低压差线性稳压器制造技术

本发明专利技术属于电源管理技术领域，具体涉及一种低压差线性稳压器。本发明专利技术所提出的低压差线性稳压器与现有的低压差线性稳压器相比，加入了前馈噪声消除电路，FNRC电路将高频的输入电压Vin的纹波采集并通过求和电路叠加在误差放大器(EA)的输出上控制调整管，有效地将高频下的输入电压纹波消除，使得系统在高频下的PSRR得到较大的提升。

【技术实现步骤摘要】

本专利技术属于电源管理
，具体涉及一种低压差线性稳压器(LowDropoutRegulator，LDO)。
技术介绍
低压差线性稳压器具有成本低、输出噪声小、电路结构简单、占用芯片面积小和低功耗等优点，已成为电源管理芯片中的一类重要电路。LDO的本质是利用带隙基准产生的稳定电压和负反馈控制环路得到一个基本不随环境变化的输出电压。现有的典型的LDO如图1所示，具体包括：调整管MP1、误差放大器EA、电阻反馈网络、负载电阻RL，负载电容CL。其基本工作原理为：电阻反馈网络产生反馈电压，误差放大器将反馈电压和基准电压之间的误差小信号进行放大，再经调整管放大输出，由此形成负反馈，保证了输出电压的稳定，由于误差放大器将基准电压Vref嵌位到误差放大器的R1和R2的连接点，所以输出电压有Vout＝(1+R1/R2)Vref。在目前的极大多数应用中，常采用LDO与DC-DC变换器串联使用的架构，既是LDO的电源由前级DC-DC变换器的输出电压提供。现阶段目前大多数DC-DC转换器的工作频率在100KHz～10MHz之间，在使用该电压对LDO进行供电时，LDO的输入电压上也会有一个100KHz～10MHz频率范围内的纹波，为了抑制LDO输出端电压受输入电源纹波的影响，通常要求LDO在100KHz～10MHz频率范围内具有良好的电源纹波抑制能力比，也即是电源抑制比(PowerSupplyRejectionRatio，PSRR)，该值越小说明LDO输出电压受电源纹波的影响越小。虽然在低频下通过提升LDO的环路增益可以改善PSRR，在高频下由于环路增益的随频率下降使得这一方案在提升高频PSRR是不再适用。文献“C.ZhanandW.H.Ki,“Output-capacitor-freeadaptivelybiasedlow-dropoutregulatorforsystem-on-chips,”IEEETrans.CircuitsSyst.I,Reg.Papers,vol.57,no.5,pp.1017–1028,May.2010.”中采用自适应偏置的方式来实现高的PSRR，然而该设计在重载下的低效率限制了该结构的使用。
技术实现思路
本专利技术的目的是为了解决现有的低压差线性稳压器存在的上述问题，提出了一种具有前馈噪声抑制电路(FeedforwardNoiseRejectionCircuit，FNRC)的低压差线性稳压器，旨在提升LDO高频PSRR性能。本专利技术的技术方案为：一种低压差线性稳压器，包括前馈噪声抑制电路、误差放大器、求和电路、调整管MP、第一电阻Rf1、第二电阻Rf2和第一电容Cf；所述误差放大器由第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3、第四NMOS管MN4、第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4、第五PMOS管MP5、第六PMOS管MP6、第三电阻R1、第二电容C1、第一电流源I1、第二电流源I2和第三电流源I3；其中，第二电流源的输入端和第三电流源I3的输入端接电源；第一PMOS管MP1的源极接第三电流源I3的输出端，第一PMOS管MP1的栅极接偏置电压，第一PMOS管MP1的漏极接地；第二PMOS管MP2的源极接第二电流源I2的输出端，第二PMOS管MP2的栅极接反馈电压，第二PMOS管MP2的漏极接地；第三PMOS管MP3的源极接电源，其栅极接第四PMOS管MP4的漏极；第四PMOS管MP4的源极接电源，其栅极与漏极互连；第一NMOS管MN1的漏极和栅极互连，其漏极接第三PMOS管MP3的漏极，第一NMOS管MN1的源极接地；第三NMOS管MN3的漏极接第四PMOS管MP4的漏极，第三NMOS管MN3的栅极接第二电流源I2的输出端，第三NMOS管MN3的源极接第一电流源I1的输入端；第五PMOS管MP5的源极接电源，其栅极和漏极互连；第四NMOS管MN4的漏极接第五PMOS管MP5的漏极，第四NMOS管MN4的栅极接第三电流源I3的输出端，第四NMOS管MN4的源极接第一电流源I1的输入端；第一电流源I1的输出端接地；第六PMOS管MP6的源极接电源，其栅极接第五PMOS管MP5的漏极；第二NMOS管MN2的漏极接第六PMOS管MP6的漏极，第二NMOS管MN2的栅极接第三PMOS管MP3的漏极，第二NMOS管MN2的源极接地；第六PMOS管MP6和第二NMOS管MN2的连接点依次通过第三电阻R1和第二电容C1后接地；所述求和电路由第七PMOS管MP7、第八PMOS管MP8、第九PMOS管MP9、第五NMOS管MN5和第四电阻R3构成；其中，第七PMOS管MP7的源极通过第四电阻R3后接电源，第七PMOS管MP7的栅极与漏极互连；第八PMOS管MP8的源极接电源，其栅极接第九PMOS管MP9的漏极；第九PMOS管MP9的源极接电源，其栅极与漏极互连；第五NMOS管MN5的漏极接第七PMOS管MP7的漏极和第八PMOS管MP8的漏极；第五NMOS管MN5的栅极接第六PMOS管MP6漏极与第二NMOS管MN2漏极的连接点，第五NMOS管MN5的源极接地；所述前馈噪声抑制电路由第十PMOS管MP10、第十一PMOS管MP11、第六NMOS管MN6、第七NMOS管MN7、第八NMOS管MN8、第五电阻R2、第六电阻R4、第三电容C2、第四电容C4、第四电流源I4和第五电流源I5构成；其中，第四电流源I4和第五电流源I5的输入端接电源；第三电容C2的一端接第四电流源I4的输出端，第三电容C2的另一端接第五电流源5的输出端；第五电阻R2与第三电容C2并联；第十PMOS管MP10的源极接第四电流源I4的输出端，第十PMOS管MP10的栅极接偏置电压；第七NMOS管MN7的漏极接第十PMOS管MP10的漏极，第七NMOS管MN7的栅极和漏极互连，第七NMOS管MN7的源极接地；第六NMOS管MN6的漏极接第九PMOS管MP9的漏极，第六NMOS管MN6的栅极接第十PMOS管MP10的漏极，第六NMOS管MN6的源极接地；第十一PMOS管MP11的的源极接第五电流源I5的输出端，第十一PMOS管MP11的栅极通过第六电阻R4后接偏置电压；调整管MP的源极接电源，其栅极接第七PMOS管MP7的漏极，调整管MP的漏极依次通过第一电阻Rf1和第二电阻Rf2后接地，第一电容Cf与第一电阻Rf1并联；调整管MP漏极与第一电阻Rf1和第一电容Cf的连接点作为输出端。本专利技术的有益效果为，与现本文档来自技高网...

【技术保护点】
一种低压差线性稳压器，包括前馈噪声抑制电路、误差放大器、求和电路、调整管MP、第一电阻Rf1、第二电阻Rf2和第一电容Cf；所述误差放大器由第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3、第四NMOS管MN4、第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4、第五PMOS管MP5、第六PMOS管MP6、第三电阻R1、第二电容C1、第一电流源I1、第二电流源I2和第三电流源I3；其中，第二电流源的输入端和第三电流源I3的输入端接电源；第一PMOS管MP1的源极接第三电流源I3的输出端，第一PMOS管MP1的栅极接偏置电压，第一PMOS管MP1的漏极接地；第二PMOS管MP2的源极接第二电流源I2的输出端，第二PMOS管MP2的栅极接反馈电压，第二PMOS管MP2的漏极接地；第三PMOS管MP3的源极接电源，其栅极接第四PMOS管MP4的漏极；第四PMOS管MP4的源极接电源，其栅极与漏极互连；第一NMOS管MN1的漏极和栅极互连，其漏极接第三PMOS管MP3的漏极，第一NMOS管MN1的源极接地；第三NMOS管MN3的漏极接第四PMOS管MP4的漏极，第三NMOS管MN3的栅极接第二电流源I2的输出端，第三NMOS管MN3的源极接第一电流源I1的输入端；第五PMOS管MP5的源极接电源，其栅极和漏极互连；第四NMOS管MN4的漏极接第五PMOS管MP5的漏极，第四NMOS管MN4的栅极接第三电流源I3的输出端，第四NMOS管MN4的源极接第一电流源I1的输入端；第一电流源I1的输出端接地；第六PMOS管MP6的源极接电源，其栅极接第五PMOS管MP5的漏极；第二NMOS管MN2的漏极接第六PMOS管MP6的漏极，第二NMOS管MN2的栅极接第三PMOS管MP3的漏极，第二NMOS管MN2的源极接地；第六PMOS管MP6和第二NMOS管MN2的连接点依次通过第三电阻R1和第二电容C1后接地；所述求和电路由第七PMOS管MP7、第八PMOS管MP8、第九PMOS管MP9、第五NMOS管MN5和第四电阻R3构成；其中，第七PMOS管MP7的源极通过第四电阻R3后接电源，第七PMOS管MP7的栅极与漏极互连；第八PMOS管MP8的源极接电源，其栅极接第九PMOS管MP9的漏极；第九PMOS管MP9的源极接电源，其栅极与漏极互连；第五NMOS管MN5的漏极接第七PMOS管MP7的漏极和第八PMOS管MP8的漏极；第五NMOS管MN5的栅极接第六PMOS管MP6漏极与第二NMOS管MN2漏极的连接点，第五NMOS管MN5的源极接地；所述前馈噪声抑制电路由第十PMOS管MP10、第十一PMOS管MP11、第六NMOS管MN6、第七NMOS管MN7、第八NMOS管MN8、第五电阻R2、第六电阻Rfi、第三电容C2、第四电容Cfi、第四电流源I4和第五电流源I5构成；其中，第四电流源I4和第五电流源I5的输入端接电源；第三电容C2的一端接第四电流源I4的输出端，第三电容C2的另一端接第五电流源5的输出端；第五电阻R2与第三电容C2并联；第十PMOS管MP10的源极接第四电流源I4的输出端，第十PMOS管MP10的栅极接偏置电压；第七NMOS管MN7的漏极接第十PMOS管MP10的漏极，第七NMOS管MN7的栅极和漏极互连，第七NMOS管MN7的源极接地；第六NMOS管MN6的漏极接第九PMOS管MP9的漏极，第六NMOS管MN6的栅极接第十PMOS管MP10的漏极，第六NMOS管MN6的源极接地；第十一PMOS管MP11的的源极接第五电流源I5的输出端，第十一PMOS管MP11的栅极通过第六电阻Rfi后接偏置电压；调整管MP的源极接电源，其栅极接第七PMOS管MP7的漏极，调整管MP的漏极依次通过第一电阻Rf1和第二电阻Rf2后接地，第一电容Cf与第一电阻Rf1并联；调整管MP漏极与第一电阻Rf1和第一电容Cf的连接点作为输出端。...

【技术特征摘要】
1.一种低压差线性稳压器，包括前馈噪声抑制电路、误差放大器、求和电路、调整管
MP、第一电阻Rf1、第二电阻Rf2和第一电容Cf；
所述误差放大器由第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3、第
四NMOS管MN4、第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第四PMOS
管MP4、第五PMOS管MP5、第六PMOS管MP6、第三电阻R1、第二电容C1、第一电流
源I1、第二电流源I2和第三电流源I3；其中，第二电流源的输入端和第三电流源I3的输入
端接电源；第一PMOS管MP1的源极接第三电流源I3的输出端，第一PMOS管MP1的栅
极接偏置电压，第一PMOS管MP1的漏极接地；第二PMOS管MP2的源极接第二电流源I2
的输出端，第二PMOS管MP2的栅极接反馈电压，第二PMOS管MP2的漏极接地；第三PMOS
管MP3的源极接电源，其栅极接第四PMOS管MP4的漏极；第四PMOS管MP4的源极接
电源，其栅极与漏极互连；第一NMOS管MN1的漏极和栅极互连，其漏极接第三PMOS管
MP3的漏极，第一NMOS管MN1的源极接地；第三NMOS管MN3的漏极接第四PMOS管
MP4的漏极，第三NMOS管MN3的栅极接第二电流源I2的输出端，第三NMOS管MN3的
源极接第一电流源I1的输入端；第五PMOS管MP5的源极接电源，其栅极和漏极互连；第
四NMOS管MN4的漏极接第五PMOS管MP5的漏极，第四NMOS管MN4的栅极接第三
电流源I3的输出端，第四NMOS管MN4的源极接第一电流源I1的输入端；第一电流源I1
的输出端接地；第六PMOS管MP6的源极接电源，其栅极接第五PMOS管MP5的漏极；第
二NMOS管MN2的漏极接第六PMOS管MP6的漏极，第二NMOS管MN2的栅极接第三
PMOS管MP3的漏极，第二NMOS管MN2的源极接地；第六PMOS管MP6和第二NMOS
管MN2的连接点依次通过第三电阻R1和第二电容C1后接地；
...

【专利技术属性】
技术研发人员：明鑫，李天生，徐俊，王卓，张波，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：四川;51