超级结器件制造技术

本发明专利技术公开了一种超级结器件，在N型外延中具有P柱和P阱，P柱呈平行沟槽型；P阱之间的区域为JFET区域，P阱之间的外延表面具有栅极，所述栅极与P柱沟槽平行；所述P柱与P阱在外延中互不接触，间隔一定的距离，P阱通过源区接地，P柱与P阱通过电阻相连接。本发明专利技术通过引入电阻将P柱和P阱相连接，降低了P柱和N型外延的电势差，延缓了P柱达到完全反向耗尽的时间，延迟了器件的截止关断时间，达到了调节器件开关特性的目的。

【技术实现步骤摘要】

本专利技术涉及半导体集成电路制造领域，特别是指一种超级结器件。
技术介绍
超级结功率器件是一种发展迅速、应用广泛的新型功率半导体器件。它是在双扩散金属氧化物半导体(DMOS)的基础上，通过引入超级结(SuperJunction)结构，除了具备DMOS输入阻抗高、开关速度快、工作频率高、热稳定好、驱动电路简单、易于集成等特点外，还克服了DMOS的导通电阻随着击穿电压成2.5次方关系增加的缺点。目前超级结DMOS已广泛应用于面向个人电脑、笔记本电脑、上网本、手机、照明(高压气体放电灯)产品以及电视机(液晶或等离子电视机)和游戏机等消费电子产品的电源或适配器。目前超级结功率器件的制备工艺主要分成两大类，一种是利用多次外延和注入的方式在N型外延衬底上形成P柱；另外一种是在深沟槽刻蚀加P柱填充的方式形成。现有的深槽型超级结器件，如图1所示，在衬底或外延中具有P柱，P柱之上为P阱，P柱位于P阱的中心处形成一种平衡的左右对称状态。P阱之间为JFET区域，外延之上P阱之间为栅极。图2是器件的俯视图。为了进一步降低导通电阻，必须要用更低电阻的外延基片，同时为了保持击穿电压不下降，需要将深槽的间距不断缩短，来保证耗尽区能够在沟槽之间完全展开。如图2所示，显示了超级结器件在反向截止时，耗尽区展开的状态。深槽型超级结产品，开关速度相对传统VDMOSFET的开关速度要大大降低，主要是因为P柱结构的引入，导致耗尽区展开距离要较VDMOSFET大大缩短。开关速度的不一致，导致超级结产品在一些应用中，会由于开关速度和系统的不匹配而发生电流震荡，产生EMI变差等问题。图3是传统VDMOSFET的简易示意图，在反向截止时，耗尽区展开的距离如图4所示。图5是超级结器件的Crss-Coss(反向传输电容-输出电容)电容曲线，可以看出在漏上电压不到50V时，P柱和N型外延区已经完全耗尽，器件达到截止状态。相对VDMOSFET产品，超级结器件达到N型外延完全耗尽的时间要快近一倍以上，即关断时间也要快一倍以上。
技术实现思路
本专利技术所要解决的技术问题是提供一种超级结器件，其开关速度可调。为解决上述问题，本专利技术提供一种超级结器件，在N型外延中具有P柱和P阱，P柱呈平行沟槽型；P阱之间的区域为JFET区域，P阱之间的外延表面具有栅极，所述栅极与P柱沟槽平行；所述P柱与P阱在外延中互不接触，间隔一定的距离，P阱位于P柱之间；P阱通过源区接地，P柱与P阱通过电阻相连接。进一步地，所述P阱与P柱互不接触，是通过增大P柱与P阱之间的距离，或者在P柱与P阱之间增加隔离介质。进一步地，所述P阱与源区直接接触连接。本专利技术采用P柱沟槽与P阱物理结构上分离，引入电阻将P柱和P阱相连接，降低了P柱和N型外延的电势差，延缓了P柱达到完全反向耗尽的时间，延迟了器件的截止关断时间，达到了调节器件开关特性的目的。通过对电阻R大小的选择，可以调整到完全耗尽的延迟时间，精确控制开关时间。附图说明图1是现有超级结器件的剖面图。图2是超级结器件反向截止时耗尽区展开示意图。图3是VDMOSFET的剖面示意图。图4是VDMOSFET反向截止时耗尽区展开示意图。图5是超级结器件Crss-Coss电容曲线。图6是本专利技术器件的结构示意图。附图标记说明1是衬底或外延，2是P阱，3是P柱，4是栅极。具体实施方式本专利技术提供一种超级结器件，如图6所示，在N型外延1中具有P柱3和P阱2，P柱3呈平行沟槽型；P阱2之间的区域为JFET区域，P阱2之间的外延表面具有栅极4，所述栅极4与P柱3沟槽平行；所述P柱3与P阱2在外延1中互不接触，间隔一定的距离，P阱2与源区直接接触连接并通过源区接地，P柱3与P阱2通过电阻R相连接，对电阻R大小的选择，可以调整到完全耗尽的延迟时间，精确控制开关时间。所述P阱2与P柱3互不接触，可以通过增大P柱3与P阱2之间的距离，或者在P柱3与P阱2之间增加隔离介质来实现。本专利技术采用P柱沟槽与P阱在物理结构上分离，P阱通过源区与零电位连接。而P柱则通过电阻R与P阱电性相连接，通过电阻的分压作用，可以改变P柱和P阱的相对电势，在P柱没有完全耗尽展开前，P柱的电势要低于P阱电势。而P柱的耗尽程度与P柱和型N外延的电势差相关，如果按照原先结构，P柱和N型外延之间需要加到电压V，才能使得P柱和N型外延完全耗尽，而在本专利技术结构中，则需要在N型外延上加到更高的电压，使得在减去R电阻上的反压后，P柱和N型外延的电势差达到V时，才能完全耗尽，即延长了器件的关断时间。通过对电阻R大小的选择，可以调整到完全耗尽的延迟时间，精确控制开关时间。以上仅为本专利技术的优选实施例，并不用于限定本专利技术。对于本领域的技术人员来说，本专利技术可以有各种更改和变化。凡在本专利技术的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本专利技术的保护范围之内。本文档来自技高网...

【技术保护点】
一种超级结器件，在N型外延中具有P柱和P阱，P柱呈平行沟槽型；P阱之间的区域为JFET区域，P阱之间的外延表面具有栅极，所述栅极与P柱沟槽平行；其特征在于：所述P柱与P阱在外延中互不接触，间隔一定的距离，P阱位于P柱之间；P阱通过源区接地，P柱与P阱通过电阻相连接。

【技术特征摘要】
1.一种超级结器件，在N型外延中具有P柱和P阱，P柱呈平行沟槽型；P阱之间
的区域为JFET区域，P阱之间的外延表面具有栅极，所述栅极与P柱沟槽平行；其特征
在于：所述P柱与P阱在外延中互不接触，间隔一定的距离，P阱位于P柱之间；P阱
通过源区接地，...

【专利技术属性】
技术研发人员：王飞，
申请(专利权)人：上海华虹宏力半导体制造有限公司，
类型：发明
国别省市：上海;31