减小芯片外电容占用空间的集成封装结构制造技术

本发明专利技术涉及电子技术领域，具体涉及一种封装结构。减小芯片外电容占用空间的集成封装结构，包括封装体，用于芯片封装，所述封装体上设有用于与外部连接的焊盘，其中，设定位置的所述焊盘上设置电容单元，其余位置的所述焊盘上连接金属垫块。本发明专利技术在芯片的设定位置的焊盘上连接电容单元，以代替外部电路中的电容，在不增加封装结构工艺复杂度的情况下，简化了外围电路设计并为客户的实际应用提供了便利，满足低功耗高集成度的要求。

【技术实现步骤摘要】

本专利技术涉及电子
，具体涉及一种封装结构。
技术介绍
集成电路封装不仅起到集成电路芯片内键合点与外部进行电气连接的作用，也为集成电路芯片提供了一个稳定可靠的工作环境，对集成电路芯片起到机械或环境保护的作用，从而集成电路芯片能够发挥正常的功能，并保证其具有高稳定性和可靠性。芯片应用中，外围电路中的电容常常会占用过多的印制电路板空间，也增加了芯片的应用成本，而将外围电路中的电容设置于芯片上也会牺牲过多的芯片面积，目前还没有一种理想的方式对电容进行布局。
技术实现思路
本专利技术的目的在于，提供一种减小芯片外电容占用空间的集成封装结构，解决以上技术问题。本专利技术所解决的技术问题可以采用以下技术方案来实现:减小芯片外电容占用空间的集成封装结构，包括封装体，用于芯片封装，所述封装体上设有用于与外部连接的焊盘，其中，设定位置的所述焊盘上设置电容单元，其余位置的所述焊盘上连接金属垫块。本专利技术的减小芯片外电容占用空间的集成封装结构，所述电容单元与所述金属垫块的高度相同。本专利技术的减小芯片外电容占用空间的集成封装结构，所述金属垫块及所述电感单元通过焊球与所述电路板连接。本专利技术的减小芯片外电容占用空间的集成封装结构，所述电容单元包括第一金属极板、第二金属极板；所述第二金属基板与所述第一金属极板相对设置，所述第一金属极板连接所述焊盘，所述第二金属极板的下表面连接所述焊球。本专利技术的减小芯片外电容占用空间的集成封装结构，所述第一金属极板与所述第二金属极板之间填充电容介质。 本专利技术的减小芯片外电容占用空间的集成封装结构，所述芯片包括基板，所述焊盘呈阵列形式分布于所述基板的下表面。本专利技术的减小芯片外电容占用空间的集成封装结构，所述封装体采用陶瓷材料或塑料制成。有益效果:由于采用以上技术方案，本专利技术在芯片的设定位置的焊盘上连接电容单元，以代替外部电路中的电容，在不增加封装结构工艺复杂度的情况下，简化了外围电路设计并为客户的实际应用提供了便利，满足低功耗高集成度的要求。【附图说明】图1为本专利技术的集成封装结构主视图；图2为图1的A-A向剖视图；图3为本专利技术的焊盘处设置电容单元的放大图。【具体实施方式】下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本专利技术保护的范围。需要说明的是，在不冲突的情况下，本专利技术中的实施例及实施例中的特征可以相互组合。下面结合附图和具体实施例对本专利技术作进一步说明，但不作为本专利技术的限定。参照图1、图2、图3，减小芯片外电容占用空间的集成封装结构，包括封装体1，用于芯片封装，封装体I上设有用于与外部连接的焊盘，其中，设定位置的焊盘上设置电容单元3，其余位置的焊盘上连接金属垫块2。本专利技术在芯片的设定位置的焊盘上连接电容单元，以代替外部电路中的电容，在不增加封装结构工艺复杂度的情况下，简化了外围电路设计并为客户的实际应用提供了便利，满足低功耗高集成度的要求。本专利技术的减小芯片外电容占用空间的集成封装结构，电容单元3与金属垫块2的高度相同。以保证芯片I与电路板连接时的平整度，及可靠性，降低虚焊等连接不可靠的缺陷。本专利技术的减小芯片外电容占用空间的集成封装结构，金属垫块2及电容单元3通过焊球4与电路板连接。焊球4使得芯片I与电路板连接时，引脚可以很短，缩短了信号的传输路径，减小了引线电感、电阻，因而可改善电路的性能。本专利技术的减小芯片外电容占用空间的集成封装结构，电容单元3包括第一金属极板31、第二金属极板32 ；第二金属基板32与第一金属极板31相对设置,第一金属极板31连接焊盘,第二金属极板32的下表面连接焊球4。本专利技术的减小芯片外电容占用空间的集成封装结构，第二金属基板32与第一金属极板31相对设置后与芯片平行设置。本专利技术的减小芯片外电容占用空间的集成封装结构，第一金属极板31与第二金属极板32之间填充电容介质。本专利技术的减小芯片外电容占用空间的集成封装结构，芯片包括基板5，焊盘呈阵列形式分布于基板5的下表面。本专利技术的减小芯片外电容占用空间的集成封装结构，封装体I可以采用陶瓷材料制成的封装体I。陶瓷材料制成的封装体I在外型及功能方面具有更大的灵活性，同时具有更好的散热性能。以上所述仅为本专利技术较佳的实施例，并非因此限制本专利技术的实施方式及保护范围，对于本领域技术人员而言，应当能够意识到凡运用本专利技术说明书及图示内容所作出的 等同替换和显而易见的变化所得到的方案，均应当包含在本专利技术的保护范围内。【主权项】1.减小芯片外电容占用空间的集成封装结构，包括封装体，用于芯片封装，所述封装体上设有用于与外部连接的焊盘，其特征在于，设定位置的所述焊盘上设置电容单元，其余位置的所述焊盘上连接金属垫块。2.根据权利要求1所述的减小芯片外电容占用空间的集成封装结构，其特征在于，所述电容单元与所述金属垫块的高度相同。3.根据权利要求1所述的减小芯片外电容占用空间的集成封装结构，其特征在于，所述金属垫块及所述电容元件通过焊球与所述电路板连接。4.根据权利要求3所述的减小芯片外电容占用空间的集成封装结构，其特征在于，所述电容单兀包括第一金属极板、第二金属极板； 所述第二金属基板与所述第一金属极板相对设置，所述第一金属极板连接所述焊盘，所述第二金属极板的下表面连接所述焊球。5.根据权利要求4所述的减小芯片外电容占用空间的集成封装结构，其特征在于，所述第一金属极板与所述第二金属极板之间填充电容介质。6.根据权利要求1所述的减小芯片外电容占用空间的集成封装结构，其特征在于，所述芯片包括基板，所述焊盘呈阵列形式分布于所述基板的下表面。7.根据权利要求1所述的减小芯片外电容占用空间的集成封装结构，其特征在于，所述封装体采用陶瓷材料或塑料制成。【专利摘要】本专利技术涉及电子
，具体涉及一种封装结构。减小芯片外电容占用空间的集成封装结构，包括封装体，用于芯片封装，所述封装体上设有用于与外部连接的焊盘，其中，设定位置的所述焊盘上设置电容单元，其余位置的所述焊盘上连接金属垫块。本专利技术在芯片的设定位置的焊盘上连接电容单元，以代替外部电路中的电容，在不增加封装结构工艺复杂度的情况下，简化了外围电路设计并为客户的实际应用提供了便利，满足低功耗高集成度的要求。【IPC分类】H01L23/64【公开号】CN105448896【申请号】CN201410438974【专利技术人】樊茂, 朱小荣 【申请人】展讯通信（上海）有限公司【公开日】2016年3月30日【申请日】2014年8月29日本文档来自技高网...

【技术保护点】
减小芯片外电容占用空间的集成封装结构，包括封装体，用于芯片封装，所述封装体上设有用于与外部连接的焊盘，其特征在于，设定位置的所述焊盘上设置电容单元，其余位置的所述焊盘上连接金属垫块。

【技术特征摘要】

【专利技术属性】
技术研发人员：樊茂，朱小荣，
申请(专利权)人：展讯通信上海有限公司，
类型：发明
国别省市：上海;31