移位寄存器及其驱动方法、驱动电路和阵列基板技术

本发明专利技术提供一种移位寄存器及其驱动方法、驱动电路和阵列基板，包括：第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管、第八晶体管、第一电容和第二电容。其中，第一晶体管用于将第一参考电压传输至第一节点；第二晶体管用于将输入信号传输至第二节点；第三晶体管用于将输入信号传输至第一节点；第四晶体管用于将第二节点的电压传输至第三节点；第五晶体管用于将第二参考电压传输至移位寄存器的输出端；第六晶体管用于将第二时钟信号传输至移位寄存器的输出端；第七晶体管用于将第一参考电压传输至第一节点；第八晶体管用于将第二参考电压传输至第二节点，可以解决电路竞争以及第三节点不稳定的问题。

【技术实现步骤摘要】

本专利技术涉及驱动
，特别涉及一种移位寄存器及驱动方法、驱动电路和阵列基板。
技术介绍
随着科学技术的发展，现今显示面板的电路设计中多以移位寄存器来实现可依序开启显示面板中像素阵列中的对应像素行，进而显示待显示的图像。显示面板中移位寄存器的使用可以使显示面板窄边框的实现成为可能。图1是现有的一种移位寄存器结构示意图，如图1所示，该移位寄存器包括第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第一电容C01和第二电容C02，其中第一晶体管T1基于输出端0UT01的电位信号，用于将第一电压VDD传输至第一节点N01，第二晶体管T2基于第一时钟信号CK01，用于将第二电压VEE传输至第一节点N01，第三晶体管T3基于第一时钟信号CK01，用于将输入信号IN01传输至第二节点N02，第四晶体管T4基于第一节点N01的电压，用于将第一电压VDD传输至输出端0UT01，第五晶体管T5基于第二节点N02的电压，用于将第二时钟信号CK02传输至输出端0UT01。但是，上述移位寄存器电路中，在CK02变低的瞬间，N01和N02均为低电平，T4和T5同时开启，此时会存在较大的电流；只有当0UT01变低后，藉由T1的开启N01才会被置为高电平将T4关闭，电路才会正常工作，即在该电路中存在竞争问题。同时，N02节点的刷新来自于IN01信号，即上一级的信号，此信号不如直流信号稳定，容易受到干扰。
技术实现思路
有鉴于此，本专利技术提供了一种移位寄存器及其驱动方法、驱动电路和阵列基板，以解决现有技术中由于电路竞争，而导致的移位寄存器无法正常工作以及栅极驱动电路失效的问题。为实现上述目的，本专利技术提供如下技术方案:本专利技术实施方式提供一种移位寄存器，包括:第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管、第八晶体管、第一电容和第二电容，其中，所述第一晶体管基于第一时钟信号，将第一参考电压传输至第一节点；所述第二晶体管基于所述第一时钟信号，将输入信号传输至第二节点；所述第三晶体管基于第三节点的电压，将所述输入信号传输至所述第一节点；所述第四晶体管基于所述第一参考电压控制，将所述第二节点的电压传输至所述第三节点；所述第五晶体管基于所述第一节点的电压，将第二参考电压传输至所述移位寄存器的输出端，所述第二参考电压大于所述第一参考电压；所述第六晶体管基于所述第三节点的电压，将第二时钟信号传输至所述移位寄存器的输出端；所述第七晶体管基于第三时钟信号，将所述第一参考电压传输至所述第一节点；所述第八晶体管基于所述第三时钟信号，将所述第二参考电压传输至所述第二节占.所述第一电容的一端输入所述第三节点的电压，另一端输入所述输出端的电压；所述第二电容的一端输入所述第一节点的电压，另一端输入所述第二参考电压。本专利技术实施例还提供一种栅极驱动电路，包括N个级联的移位寄存器，其中，N为大于2的正整数，所述移位寄存器为上述任一项所述的移位寄存器。本专利技术实施例还提供一种阵列基板，包括多条栅极线、与所述栅极线绝缘相交的多条数据线、由所述栅极线和所述数据线围合而成的像素阵列和设置在所述阵列基板至少一侧的如前所述的驱动电路，每个所述移位寄存器的输出端与一条所述栅极线电连接。本专利技术实施例还提供一种移位寄存器的驱动方法，包括:第一时刻，向所述输入信号端、第一时钟信号端输入第一电平信号，向所述第二时钟信号端和第三时钟信号端输入第二电平信号，所述输出端输出所述第二电平信号；第二时刻，向所述输入信号端、第一时钟信号端、第二时钟信号端和第三时钟信号端输入所述第二电平信号，所述输出端输出所述第二电平信号；第三时刻，向所述输入信号端、第一时钟信号端、第三时钟信号端输入所述第二电平信号，向所述第二时钟信号端输入所述第一电平信号，所述输出端输出所述第一电平信号；第四时刻，向所述输入信号端、第一时钟信号端、第二时钟信号端和第三时钟信号端输入所述第二电平信号，所述输出端输出所述第二电平信号；第五时刻，向所述输入信号端、第一时钟信号端、第二时钟信号端输入所述第二电平信号，向所述第三时钟信号端输入所述第一电平信号，所述输出端输出所述第二电平信号；第六时刻，向所述输入信号端、第一时钟信号端、第二时钟信号端和第三时钟信号端输入所述第二电平信号，所述输出端输出所述第二电平信号；第七时刻，向所述输入信号端、第二时钟信号端和第三时钟信号端输入所述第二电平信号，向所述第一时钟信号端输入所述第一电平信号，所述输出端输出所述第二电平信号。与现有技术相比，本专利技术至少具有如下突出的优点之一:本专利技术所提供的移位寄存器及其驱动方法、驱动电路和阵列基板，改善了输出变低时电路竞争的影响，并且N3节点的刷新不完全由输入端的输入信号控制，同时会有直流电平的刷新，从而使整个电路在工作过程中变得更加稳定。【附图说明】图1是现有技术中的一种移位寄存器的结构示意图；图2是本专利技术实施方式提供的一种移位寄存器的结构示意图；图3是本专利技术实施方式提供的一种移位寄存器的时序图；图4是本专利技术实施方式提供的一种移位寄存器的级联方式；图5是图4实施方式提供的一种移位寄存器的输出端信号时序图；图6是本专利技术实施方式提供的一种移位寄存器的另一种级联方式；图7是图6实施方式提供的一种移位寄存器的输出端信号时序图。【具体实施方式】为使本专利技术的上述目的、特征和优点能够更为明显易懂，下面将结合附图和实施方式对本专利技术做进一步说明。需要说明的是，在以下描述中阐述了具体细节以便于充分理解本专利技术。但是本专利技术能够以多种不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本专利技术内涵的情况下做类似推广。因此本专利技术不受下面公开的【具体实施方式】的限制。图2是本专利技术实施方式提供的一种移位寄存器的结构示意图，包括第一晶体管Ml、第二晶体管M2、第三晶体管M3、第四晶体管M4、第五晶体管M5、第六晶体管M6、第七晶体管M7、第八晶体管M8、第一电容C1和第二电容C2，其中，第一晶体管Ml由第一时钟信号CK1控制，用于将第一参考电压VGL传输至第一节点N1 ;当前第1页1 2 3 4 本文档来自技高网...

【技术保护点】
一种移位寄存器，包括：第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管、第八晶体管、第一电容和第二电容，其中，所述第一晶体管基于第一时钟信号，将第一参考电压传输至第一节点；所述第二晶体管基于所述第一时钟信号，将输入信号传输至第二节点；所述第三晶体管基于第三节点的电压，将所述输入信号传输至所述第一节点；所述第四晶体管基于所述第一参考电压控制，将所述第二节点的电压传输至所述第三节点；所述第五晶体管基于所述第一节点的电压，将第二参考电压传输至所述移位寄存器的输出端，所述第二参考电压大于所述第一参考电压；所述第六晶体管基于所述第三节点的电压，将第二时钟信号传输至所述移位寄存器的输出端；所述第七晶体管基于第三时钟信号，将所述第一参考电压传输至所述第一节点；所述第八晶体管基于所述第三时钟信号，将所述第二参考电压传输至所述第二节点；所述第一电容的一端输入所述第三节点的电压，另一端输入所述输出端的电压；所述第二电容的一端输入所述第一节点的电压，另一端输入所述第二参考电压。

【技术特征摘要】

【专利技术属性】
技术研发人员：李元，钱栋，
申请(专利权)人：上海天马微电子有限公司，天马微电子股份有限公司，
类型：发明
国别省市：上海;31