错误检测和校正装置及方法制造方法及图纸

描述了用于错误检测和校正的装置及方法的实施例。码字可以具有数据部分和相关联的校验位。在实施例中，一个或多个错误检测模块可以被配置成检测码字中的多个错误类型。与一个或多个错误检测模块耦合的一个或多个错误校正模块可以还被配置成：一旦多个错误类型的错误由一个或多个错误检测模块检测到，就校正它们。可以描述和/或要求保护其它实施例。

【技术实现步骤摘要】
【国外来华专利技术】错误检测和校正装置及方法
本公开一般涉及微处理器和存储器装置及方法，并且更具体地涉及用于检测和校正多个错误类型的错误的装置和方法。
技术介绍
最近，管芯堆叠技术使得多层的动态随机存取存储器（DRAM）和/或逻辑管芯能够被集成到纵向堆叠中。连同快速互连，堆叠的存储器可以提供高带宽和低等待时间的存储器子系统。堆叠的DRAM的有前景的使用是作为存储器侧缓存（cache）。使用DRAM作为缓存一般还需要标签阵列的实现。然而，整个标签开销可能太大以致于不能被存储在芯片上。例如，具有64字节块的1GBDRAM缓存可能需要多达96MB的标签存储。一种方法是将标签条目与数据一起存储在DRAM中。该方法可能负面地影响可靠性。因为标签和数据二者被存储在一起，标签中的位翻转可能引起整个缓存行中的所有数据被误用。附图说明通过结合附图的以下详细描述将容易地理解实施例。为了促进该描述，同样的参考标号指明同样的结构元件。在附图的图中通过示例的方式而不是通过限制的方式图示实施例。图1是图示根据各种实施例的合并本公开的各方面的示例装置的框图。图2图示根据各种实施例的可以将本公开的各方面应用到其中的多个错误类型。图3图示根据各种实施例的可以将本公开的各方面应用到其中的多个突发错误。图4是图示合并本公开的各方面的示例错误检测模块和示例错误校正模块的框图。图5图示根据各种实施例的合并本公开的各方面的示例错误检测和校正过程。图6图示根据各种实施例的合并本公开的各方面的示例错误检测过程。图7图示根据各种实施例的合并本公开的各方面的示例错误校正过程。图8图示根据各种实施例的可以将本公开的各方面合并到其中的示例计算系统/设备。图9图示根据各种实施例的具有编程指令、合并本公开的各方面的制品。具体实施方式在以下详细描述中，对形成本文一部分的附图做出参考，其中同样的标号遍及全文指明同样的部件，并且其中通过可以被实践的说明实施例的方式示出。要理解的是：可以利用其它实施例，并且可以做出结构或逻辑改变而不脱离本公开的范围。因此，以下详细描述不要以限制性意义来理解，并且实施例的范围由所附权利要求及其等同物限定。可以依次以最有助于理解所要求保护的主题的方式将各种操作描述为多个离散的行动或操作。然而，描述的次序不应被解释为暗示这些操作必定是依赖次序的。特别地，可以不以呈现的次序执行这些操作。可以以不同于所述实施例的次序执行所述操作。在附加的实施例中可以执行各种附加的操作和/或可以省略所述操作。为了本公开的目的，短语“A和/或B”是指（A）、（B）或（A和B）。为了本公开的目的，短语“A、B和/或C”是指（A）、（B）、（C）、（A和B）、（A和C）、（B和C）或（A、B和C）。其中，本公开叙述“一个”或“第一”元件或其等同物，这样的公开包括一个或多​​个这样的元件，既不要求也不排除两个或更多这样的元件。此外，用于标识的元件的序数指示符（例如第一、第二或第三）用于在元件之间进行区分，并且不指示或暗示所需或有限数量的这样的元件，它们也不指示这样的元件的特定位置或次序，除非另行具体陈述。描述可以使用短语“在一个实施例中”、“在实施例中”、“在另一个实施例中”、“在多个实施例中”、“在各种实施例中”等，其可以各自指代一个或多个相同或不同的实施例。此外，如关于本公开的实施例所使用的术语“包含”、“包括”、“具有”等是同义的。如本文所使用，术语“模块”可以指代以下各项、是以下各项的部分或包括以下各项：专用集成电路（ASIC）、电子电路、执行一个或多个软件或固件程序的处理器（共享的、专用的或群组）和/或存储器（共享的、专用的或群组）、组合逻辑电路和/或提供所述功能性的其它合适的组件。现在参考图1，根据各种实施例，示出了图示合并本公开的各方面的示例装置的框图。在实施例中，诸如信息处理系统或计算机之类的装置100可以包括存储器110、存储器控制器120以及一个或多个处理器核130。在实施例中，还被称为存储装置或计算机数据存储装置的存储器110可以包括计算机组件和用于保持数字数据的记录介质。在一个实施例中，存储器110可以是处理器寄存器和缓存。在另一个实施例中，存储器110可以以在线大容量存储设备的形式，诸如作为二级存储的硬驱动装置。在线大容量存储设备可以包括可以以各种形式出现的非易失性存储器，包括但不限于NAND（闪速）存储器、铁电随机存取存储器（FeTRAM）、基于纳米线的非易失性存储器、合并了忆阻器技术的存储器、MRAM、STT-MRAM、三维（3D）交叉点电阻式存储器，诸如相变存储器（PCM）或PCM和开​​关（PCMS），等等。然而在另一个实施例中，存储器110可以以离线海量存储设备的形式，诸如作为三级存储的DVD-ROM。然而在另一个实施例中，存储器110可以包括控制器卡和系统随机存取存储器（RAM），诸如DRAM112。RAM使得能够以任何随机次序、用类似量的时间访问所存储的数据而不管数据存储位置。现代RAM的主要形式包括但不限于静态RAM（SRAM）和动态RAM（DRAM）。SRAM可以表现出数据残留，而必须周期性地刷新DRAM中的电容器电荷以保持信息。SRAM和DRAM二者都是易失性的，因为当不为存储器供电时，最终丢失数据。DRAM112中的电路可以与传统的水平或平面方法或调制解调器管芯堆叠技术集成。也已知为芯片堆叠或纵向集成的管芯堆叠是纵向装配多个芯片的过程，以增加单个半导体封装内的硅芯片的量，并且实现具有电路之间互连的较短路由的较佳电性能。管芯堆叠可以应用于易失性和非易失性存储器二者。存储器控制器120可以被配置成提供到存储器110的接口，并管理去往和来自存储器110的数据流。在实施例中，存储器控制器120可以以分离的芯片的形式，或者与存储器110集成。在实施例中，存储器控制器120可以被实现在母板上或在微处理器上形成集成的存储器控制器（IMC）以潜在地减少存储器等待时间。在实施例中，存储器控制器120可以具有错误检测模块122和错误校正模块124。在一些情况下，在有噪声的信道中的传输期间可能引入错误，因为许多通信信道遭受信道噪声。在其它情况下，可能在存储装置中引入错误。例如，在芯片的材料中的放射性原子可能衰变。衰变可以产生撞击存储器单元以改变其状态并引起单位翻转（SBU）或多位翻转（MBU）的粒子。利用管芯堆叠技术，相同的粒子就受影响的位而言可以具有大的影响。在实施例中，错误检测模块122可以被配置成检测在传输或存储期间由噪声或其它损害引起的错误；错误校正模块124可以被配置成以最佳努力重构原始的无错误数据。通过向数据添加一些冗余，诸如稍后可以用于验证数据完整性并恢复确定恶化的数据的一个或多个校验位，一般可以实现错误检测和校正。作为示例，前向错误校正（FEC）或信道编码可以使用错误校正码来编码数据，并且稍后利用恢复诸如随机错误之类的错误类型的能力来解码数据。在实施例中，错误检测模块122可以被配置成检测多个错误类型的错误的存在，诸如突发错误以及随机错误。随后，错误校正模块124可以被配置成：一旦多个错误类型的错误由错误检测模块122检测到，则校正它们。在实施例中，处理器核130可以具有一个或多个中央处理单元（CPU）或核，其中每个核可以读取并执本文档来自技高网...

【技术保护点】
一种用于错误检测和校正的装置，包括：一个或多个错误检测模块，其包括一个或多​​个错误校正码，被配置成通过使用一个或多个错误校正码而检测在具有数据部分和相关联的校验位的码字中的多个错误类型的错误的存在；以及一个或多个错误校正模块，其与一个或多个错误检测模块耦合，并且被配置成在由一个或多个错误检测模块检测时校正多个错误类型的错误。

【技术特征摘要】
【国外来华专利技术】2012.12.26 US 13/7275611.一种用于错误检测和校正的装置，包括：一个或多个错误检测模块，其包括一个或多​​个错误校正码，被配置成通过使用一个或多个错误校正码而检测在具有数据部分和相关联的校验位的码字中的多个错误类型的错误的存在,其中一个或多个错误检测模块包括：第一校正子计算模块，其具有一个或多个错误校正码中的至少一个，被配置成至少部分地基于码字并使用至少一个错误校正码而计算第一校正子；以及第二校正子计算模块，其与第一校正子计算模块耦合，并且被配置成至少部分地基于第一校正子而计算被归一化的第二校正子；以及一个或多个错误校正模块，其与一个或多个错误检测模块耦合，并且被配置成在由一个或多个错误检测模块检测时校正多个错误类型的错误。2.根据权利要求1所述的装置，其中第一校正子使得能够检测多个错误类型的第一错误类型的错误，并且第二校正子使得能够检测多个错误类型的第二错误类型的错误。3.根据权利要求2所述的装置，其中一个或多个错误检测模块还包括：错误类型分类模块，其与第二校正子计算模块耦合，并且被配置成：至少部分地基于第一校正子而分类第一错误类型的一个或多个错误子类型，并且至少部分地基于第二校正子而分类第二错误类型的一个或多个错误子类型。4.根据权利要求2-3中任一项所述的装置，其中一个或多个错误校正模块包括：多路复用模块，其与一个或多个错误检测模块中的至少一个耦合，并且被配置成选择性地输出第一校正子或第二校正子；错误掩码计算模块，其与多路复用模块耦合，并且被配置成计算第一错误掩码；以及错误校正器模块，其与错误掩码计算模块耦合，并且被配置成通过将第一错误掩码应用到码字而校正码字中的多个错误类型的错误。5.根据权利要求4所述的装置，其中一个或多个错误校正模块还包括：突发错误中继器模块，其与错误掩码计算模块耦合，并且被配置成向第一错误掩码补充多个缺失的错误位以形成第二错误掩码；其中错误校正器模块被配置成通过将第二错误掩码应用到码字而校正码字中的多个错误类型的错误。6.根据权利要求4所述的装置，其中多路复用模块被配置成：至少部分地基于从错误类型分类模块接收的信息而选择第一校正子或第二校正子。7.根据权利要求1所述的装置，其中一个或多个错误校正码被配置成针对具有至少一个错误的码字产...

【专利技术属性】
技术研发人员：W吴，SLL卢，R阿加瓦尔，H斯特拉科夫斯基，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国;US