一种面向体域网的双模式BCH解码器电路制造技术

本发明专利技术属于纠错控制编码技术领域，具体为一种面向体域网的双模式BCH解码器电路。本发明专利技术针对体域网协议IEEE 802.15.6中面向低功耗应用的窄带物理层标准，设计了支持双模式的高能效BCH码解码器，以实现在不同的通信场景、信道情况下均能够进行低功耗、高能量效率的通信。本发明专利技术通过设计以有限状态机为控制核心的解码器控制单元，实现对基于II型Chase软解码算法和传统硬解码算法的双重支持，并通过两种算法之间的硬件共享减小了解码器的电路面积。

【技术实现步骤摘要】

本专利技术属于纠错控制编码
，具体涉及一种面向体域网的双模式BCH解码器电路。应用场景为可穿戴设备，其他相关应用或任何支持BCH码的低功耗通信系统。
技术介绍
纠错控制编码广泛运用在各类通信系统中，除了能够增加通信的可靠性之外，引入纠错编码还可以减小通信系统的功耗，提升系统的能量效率。通过编码，发射端可以在更小的发射功率下达到相应的可靠性指标。当发射端由于引入纠错控制编码而节省的功耗大于编解码的功耗时，就可以获得系统功耗的降低和能量效率的提升。在可穿戴设备中也有对纠错控制编码的应用，2012年发布的体域网标准IEEE 802.15.6是针对植入式或可穿戴设备间组网通信所设计的标准。该标准规定了物理层和介质访问控制子层的协议，物理层包括窄带、超宽带和人体信道三个协议。窄带协议用于低功耗信息传输，使用了BCH（63,51）纠错控制编码。BCH码的编码增益与解码算法相关，软解码可以达到更好的编码增益，即更多的发射功率节约，但会引入更多的解码功耗。由于随着通信信道的恶化，发射信号在传输过程中所经历的衰减的提高，引入由更强纠错能力的纠错控制编码所带来的发射功率节约会愈加显著，所以在这种情况下应用软解码对系统能量效率提升更有利。相反的，在通信信道良好的情况下，编码增益小但更简单、编解码代价更小的硬解码算法更加节省功耗，能量效率更高。对于体域网，不同的通信场景下信道模型不同，因此使系统能量效率最高的解码算法也不尽相同。为了在不同通信场景下实现低功耗、高能量效率的通信，需要解码器能够支持不同解码算法，并能够在算法间切换。
技术实现思路
本专利技术的目的在于提供一种面向体域网的双模式BCH解码器电路结构，以支持软解码和硬解码两种模式，可以根据应用场景和信道情况进行模式切换，实现低功耗，高能量效率的无线传输。 本专利技术提供的面向体域网的双模式BCH解码器电路结构，在软判决模式下，采用II型Chase软解码算法对输入码字进行解码。其中Chase软解码算法中的硬解码模块与硬解码模式中使用的硬解码模块是同一个模块，这样减小了硬件开销。本专利技术结构包括：硬解码模块、解码控制单元和时钟生成模块。硬解码模块负责在硬解码模式下对输入的待解码字进行解码，以及在软解码模式下对每次迭代产生的测试序列解码；解码控制单元内部包括有限状态机、测试序列生成模块、候选码字缓存、解码输出模块。解码电路的工作模式切换和解码算法是通过解码控制单元中的有限状态机来控制的。有限状态机接收外部控制信号，以及硬解码模块输出的状态信号和数据，据此作出状态转移、控制测试序列生成模块、候选码字缓存、硬解码模块和时钟生成模块。时钟生成模块由状态机控制，生成符合吞吐率要求频率的时钟，即利用分频器生成符合相应模式吞吐率要求频率的时钟，工作在硬解码模式下的时钟由软解码模式时钟八分频得到。本专利技术除时钟和复位端外，输入信号包括：（1）模式选择：一位，表示配置解码电路结构工作在硬解码模式下或软解码模式下；（2）硬判决码字输入：一位，待解码字由此端串行输入至解码电路结构；（3）不确定位置1：六位，表示输入码字中置信度最低的位置；（4）不确定位置2：六位，表示输入码字中置信度次最低的位置；（5）开始信号：一位，在输入第一位待解码字之前变成有效，开启解码电路。输出信号包括：（1）解码正确标志：一位，表示输入的码字是否解码成功；（2）输出数据有效标志：一位，在串行输出解码结果时有效；（3）数据输出：一位，串行输出解码结果；（4）ready信号：一位，无效时表示解码电路没有在进行解码工作，可以开始新的解码工作。本专利技术中，硬解码模块首先根据输入的码字生成相应的伴随式，并根据伴随式判断输入码字中是否存在错误，据此设定错误标志信号；接下来错误位置多项式计算模块根据伴随式生成错误位置多项式；钱搜索模块对错误位置多项式进行求解，获得错误位置向量，并判断输入码字的错误是否可纠正，据此设定解码成功标志是否有效，求解得到的错误位置向量串行输出，由开始/结束标志表征错误位置向量输出的开始和结束。本专利技术中，软解码模式采用II型Chase软解码算法进行解码，根据不确定位置生成四个测试序列，将其分别输入到硬解码模块中进行解码，将解码成功后生成的码字与未进行硬判决的原始序列进行比较，取欧式距离最小的码字作为最终编码结果输出。具体说来，当解码器电路工作在软解码状态下时，解码器控制单元内部的测试序列生成模块在有限状态机的控制下，根据输入的不确定位置1和不确定位置2生成四个测试序列，将其分别输入到硬解码模块中进行解码，将解码成功后生成的码字存入候选码字缓存；四个测试序列全部解码完成后解码输出模块将候选码字缓存中的码字分别与待解码字进行欧氏距离比较，选取欧式距离最小的码字作为最终编码结果输出。本专利技术提出解码电路结构在解码器控制单元中有限状态机的控制下完成解码过程并实现双模式解码。有限状态机根据解码电路的模式选择输入端的值相对应的模式，控制其他电路模块进行硬解码或软解码过程。符合条件的解码结果存储在解码器控制单元中的候选码字缓存中，由解码器控制单元中的输出模块控制输出。本专利技术提出的上述支持硬解码和软解码双模式BCH解码器电路结构，可用于对体域网标准IEEE 802.15.6中窄带物理层所采用的BCH（63，51）码的解码；能够在不同的应用场景下切换至更优的解码模式。在信道恶劣、衰减较大的信道下使用软解码算法，而在信道良好的情况下使用硬解码算法，从而达到在体域网的不同场景均能提升能量效率的目的。附图说明图                                                是一种面向体域网的双模式BCH解码器电路结构。图 2是II型Chase软解码算法示意图。图 3是硬解码模块结构。图 4是解码器控制单元结构。图 5是解码器控制单元状态机状态转移图。具体实施方式为更加清楚明白地阐述本专利技术的目的、技术方案及优势，下文结合附图及实施例，对本专利技术进一步进行阐释。参见图1，本专利技术提供了一种支持双模式的BCH解码电路结构，该解码电路除时钟和复位端外，还包括五个输入信号和四个输出信号。输入信号包括：（1）模式选择：一位，表示配置解码电路结构工作在硬解码模式下或软解码模式下；（2）硬判决码字输入：一位，待解码字由此端串行输入至解码电路结构；（3）不确定位置1：六位，表示输入码字中置信度最低的位置；（4）不确定位置2：六位，表示输入码字中置信度次最低的位置；（5）开始信号：一位，在输入第一位待解码字之前变成有效，开启解码电路。输出信号包括：（1）解码正确标志：一位，表示输入的码字是否解码成功；（2）输出数据有效标志：一位，在串行输出解码结果时有效；（3）数据输出：一位，串行输出解码结果；（4）ready信号：一位，无效时表示解码电路没有在进行解码工作，可以开始新的解码工作。解码电路结构包括：（1）硬解码模块：用来在硬解码模式下对输入的码字，或者在软解码模式下对每次迭代中待解码的测试序列进行BCH硬解码操作；（2）解码器控制单元：本设本文档来自技高网...

【技术保护点】
一种面向体域网的双模式BCH解码器电路，其特征在于：支持硬判决解码和软判决解码两种模式，在软判决模式下，采用II型Chase软解码算法对输入码字进行解码；其中Chase软解码算法中的硬解码模块与硬解码模式中使用的硬解码模块是同一个模块；其结构包括：硬解码模块、解码控制单元和时钟生成模块；其中：所述硬解码模块负责在硬解码模式下对输入的待解码字进行解码，以及在软解码模式下对每次迭代产生的测试序列解码；所述解码控制单元内部包括有限状态机、测试序列生成模块、候选码字缓存、解码输出模块；解码电路的工作模式切换和解码算法通过解码控制单元中的有限状态机控制；有限状态机接收外部控制信号，以及硬解码模块输出的状态信号和数据，据此作出状态转移、控制测试序列生成模块、候选码字缓存、硬解码模块和时钟生成模块；所述时钟生成模块由有限状态机控制，利用分频器生成符合相应模式吞吐率要求频率的时钟，工作在硬解码模式下的时钟由软解码模式时钟八分频得到。

【技术特征摘要】
1. 一种面向体域网的双模式BCH解码器电路，其特征在于：支持硬判决解码和软判决解码两种模式，在软判决模式下，采用II型Chase软解码算法对输入码字进行解码；其中Chase软解码算法中的硬解码模块与硬解码模式中使用的硬解码模块是同一个模块；其结构包括：硬解码模块、解码控制单元和时钟生成模块；其中：
所述硬解码模块负责在硬解码模式下对输入的待解码字进行解码，以及在软解码模式下对每次迭代产生的测试序列解码；
所述解码控制单元内部包括有限状态机、测试序列生成模块、候选码字缓存、解码输出模块；解码电路的工作模式切换和解码算法通过解码控制单元中的有限状态机控制；有限状态机接收外部控制信号，以及硬解码模块输出的状态信号和数据，据此作出状态转移、控制测试序列生成模块、候选码字缓存、硬解码模块和时钟生成模块；
所述时钟生成模块由有限状态机控制，利用分频器生成符合相应模式吞吐率要求频率的时钟，工作在硬解码模式下的时钟由软解码模式时钟八分频得到。
2. 根据权利要求1所述的解码器电路，其特征在于，输入信号包括：
（1）模式选择：一位，表示配置解码电路结构工作在硬解码模式下或软解码模式下；
（2）硬判决码字输入：一位，待解码字由此端串行输入至解码电路结构；
（3）不确定位置1：六位，表示输入码字中置信度最低的位置；
（4）不确定位置2：六位，表示输入码字中置信度次最低的位置；
（5）开始信号：一位，在输入第一位待解码字之前变成有效，开启解码电路；
输出信号包括：
（1）解码正确标志：一位，表示输...

【专利技术属性】
技术研发人员：关天婵，韩军，曾晓洋，
申请(专利权)人：复旦大学，
类型：发明
国别省市：上海;31