高电子迁移率晶体管制造技术

本发明专利技术公开一种高电子迁移率晶体管，包含：一基板；一外延叠层位于基板上，包含第一区域及环绕第一区域的第二区域；一阵列电极结构位于第一区域；以及多个第一电桥电连接至多个第二电极。阵列电极结构包含：多个第一电极位于外延叠层上，及多个第二电极位于外延叠层上并相邻于多个第一电极。多个第一电桥其中之一位于两个第二电极之间并横跨多个第一电极其中之一。

【技术实现步骤摘要】
高电子迁移率晶体管
本专利技术涉及一种高电子迁移率晶体管（HEMT)，特别是涉及一种具有空桥阵列 (Air-bridgematrix,ABM)电极结构的高电子迁移率晶体管。
技术介绍
氮化铝镓/氮化镓高电子迁移率晶体管为一具有发展潜力的下一代高功率元 件。由于它们优越的材料特性，可以在高温高压下维持稳固的元件特性，因而在萧基二极管 (Schottkybarrierdiodes,SBDs)与场效晶体管（Fieldeffecttransistors,FETs)方面 特别受到瞩目。 在硅基板（111)上形成氮化镓材料的技术，由于其低成本以及优越的大尺寸晶片 可扩充性的特性，已经逐渐为电子元件所采用。然而，由于在高电压操作下的电流壅塞效 应，应用在硅基板上的氮化镓高电子迁移率晶体管仍有明显的热效应。
技术实现思路
为解决上述问题，本专利技术提供一种1?电子迁移率晶体管，包含：一基板；一外延置 层位于基板上，包含一第一区域及环绕第一区域的一第二区域；一阵列电极结构位于第一 区域；以及多个第一电桥电连接至多个第二电极。阵列电极结构包含：多个第一电极位于 外延叠层上及多个第二电极位于外延叠层上并相邻于多个第一电极。多个第一电桥其中之 一位于两个第二电极之间并横跨多个第一电极其中之一。 【附图说明】 图1为本专利技术第一实施例的高电子迁移率晶体管的示意图； 图2A为本专利技术第一实施例的1?电子迁移率晶体管俯视图； 图2B?图2C为本专利技术第一实施例的图2A的部分放大图； 图3为本专利技术第二实施例的高电子迁移率晶体管的示意图； 图4A?图4D为本专利技术实验的样本A?C的照片； 图5A为本专利技术实验的样本A?C的Ids -Ves及gm-Ves特性图； 图5B为本专利技术实验的样本A?C的Ids -Vds特性图。 图5C为本专利技术实验的样本A?C的击穿电压（off-statebreakdown)特性图； 图6A?图6C为本专利技术实验的样本A?C的热影像图。 符号说明 100高电子迁移率晶体管 10, 20小型场效晶体管 101，201 基板 102外延叠层 102s外延叠层平面 103阵列电极结构 1021第一半导体层 1022第二半导体层 1023第三半导体层 1024 通道层 1025 供应层 1026 顶盖层 102A 第一区域 102B 第二区域 10311，10311d，10311e，10311f，20311 第一电极 10321，10321e，20321 第二电极 10331，10331e, 20331，20331 第三电极 IO3I3第一电极垫 1〇323第二电极垫 10333第三电极垫 1031IS几何图形 1041，1041a第一电桥 1042, 104? 第二电桥 10312a第一指状电极 10322a第二指状电极 10332a第三指状电极 1032110 第一边缘 1033110 第二边缘 204导电层 205绝缘体层 2011凹陷区域 【具体实施方式】 本专利技术的实施例如说明与附图所示，相同或类似的部分以相同编号标示于附图或 说明书之中。 图1显示本专利技术第一实施例的高电子迁移率晶体管。高电子迁移率晶体管100包 含多个小型场效晶体管（fieldeffecttransistor) 10,其中多个小型场效晶体管10并联连 接。高电子迁移率晶体管100包含：一基板101;-外延叠层102形成于基板101上；以及 一阵列电极结构103形成于外延叠层102上。外延叠层102包含于基板101上依序成长的 一第一半导体层1021、一第二半导体层1022、一第三半导体层1023、一通道层1024、一供应 层1025,以及一顶盖层1026。 基板101的材料可以选择适合作为氮化物半导体生长的材料，例如硅（Si)、碳化 娃（SiC)、氮化镓（GaN)或蓝宝石（sapphire)。第一半导体层1021厚度在150?200nm之 间，可为一成核层（nucleationlayer)，并包含三五族（III-V)材料，例如氮化错（AlN)。当 使用硅基板时，成核层形成在硅基板的（ill)平面，并沿（OOOl)方向成长以减少硅基板与 外延叠层晶格常数（latticeconstant)的差异，有助于提升外延叠层的品质。第二层半导 体层1022厚度在700?800nm之间，可为由三五族材料组成的一梯度层（gradinglayer) 或一超晶格结构（superlatticestructure),例如一氮化错镓（AlGaN)梯度层，或一氮化 铝镓/氮化铝超晶格结构。第三半导体层1023厚度在1?4μm之间，可为以三五族材料 组成的一缓冲层（bufferlayer),例如氮化镓（GaN)材料。 通道层1024厚度范围在50?300nm，形成于第三半导体层1023上，并具有一第 一带隙。供应层1025厚度范围在20?50nm，形成在通道层1024上，并具有一第二带隙， 第二带隙较通道层1024的第一带隙高，表示供应层1025的晶格常数比通道层1024小。 在本实施例中，通道层1024包含氮化铟镓（InxGa(1_x)N)，0fx〈l，供应层1025包含氮化 铝铟镓（AlyInzGa(1_z)N)，0〈y〈l，0兰z〈l。通道层1024以及供应层1025自身形成自发性 极化（spontaneouspolarization),且因其不同晶格常数形成压电极化（piezoelectric polarization)，进而在通道层1024及供应层1025间的异质接面产生二维电气（two dimensionelectrongas, 2DEG)。特别需注意的是，通道层1024及供应层1025可为本质 半导体。在其他实施例中，为了增强自发性极化与压电极化效果，并提升二维电气的浓度， 通道层1024以及供应层1025可以是具有掺杂的半导体层，而掺杂的物质可为硅烷（SiH4)。 顶盖层1026其厚度范围在0. 1?3nm之间，形成在供应层1025上，由三五族材料组成，例 如氮化镓（GaN)，以维持表面状态稳定，并避免供应层1025在制作工艺中受到表面损伤。 图2A显不本专利技术第一实施例1?电子迁移率晶体管的俯视图，外延置层102具有 一第一区域102A，以及一第二区域102B环绕第一区域102A。阵列电极结构103位于顶 盖层1026上以及第一区域102A内，包含：多个第一电极10311 ;多个第二电极10321相邻 于多个第一电极10311;多个第三电极10331相邻于多个第一电极10311及多个第二电极 10321。在本实施例中，多个第一电极10311可为栅极（gateelectrode),并与外延叠层 102呈萧基接触（schottkycontact);多个第二电极 10321 可为源极（sourceelectrode)， 并与外延叠层102呈欧姆接触（ohmiccontact);多个第三电极10331可为漏极（drain electrode),并与本文档来自技高网...

【技术保护点】
一种高电子迁移率晶体管，包含：基板；外延叠层，位于该基板上，包含第一区域及环绕该第一区域的第二区域；阵列电极结构，位于该第一区域，包含：多个第一电极，位于该外延叠层上；以及多个第二电极，位于该外延叠层上，并相邻于该多个第一电极；以及多个第一电桥电连接到该多个第二电极，该多个第一电桥其中之一位于两个该多个第二电极之间，并横跨该多个第一电极其中之一。

【技术特征摘要】
2013.08.21 US 61/868,423;2014.07.10 US 14/328,2411. 一种商电子迁移率晶体管，包含： 基板； 外延叠层，位于该基板上，包含第一区域及环绕该第一区域的第二区域； 阵列电极结构，位于该第一区域，包含：多个第一电极，位于该外延叠层上；以及多个 第二电极，位于该外延叠层上，并相邻于该多个第一电极；以及 多个第一电桥电连接到该多个第二电极，该多个第一电桥其中之一位于两个该多个第 二电极之间，并横跨该多个第一电极其中之一。2. 如权利要求1所述的高电子迁移率晶体管，其中该阵列电极结构还包含多个第一指 状电极延伸自该多个第一电极其中之一；以及/或多个第二指状电极延伸自该多个第二电 极其中之一。3. 如权利要求2所述的高电子迁移率晶体管，其中该多个第一指状电极其中之一环绕 该多个第二指状电极其中之一；以及/或该多个第一指状电极其中之一的长度大于该多个 第二指状电极其中之一的长度。4. 如权利要求1所述的高电子迁移率晶体管，其中该阵列电极结构还包含多个第三电 极相邻于该多个第一电极及该多个第二电极。...

【专利技术属性】
技术研发人员：邱显钦，童建凯，林恒光，杨治琟，王祥骏，
申请(专利权)人：广镓光电股份有限公司，
类型：发明
国别省市：中国台湾;71