将掺杂剂注入到III族氮化物结构中的方法及形成的器件技术

一种方法包括在衬底上形成III-V族化合物层并且将主掺杂剂注入到III-V族化合物层以形成源极区和漏极区。方法进一步包括将V族物质注入到源极区和漏极区。一种半导体器件包括衬底和衬底上方的III-V族化合物层。半导体器件进一步包括III-V族层中的源极区和漏极区，其中，源极区和漏极区包括第一掺杂剂和第二掺杂剂，并且第二掺杂剂包括V族材料。本发明专利技术还提供了将掺杂剂注入到III族氮化物结构中的方法及形成的器件。

【技术实现步骤摘要】
【专利摘要】一种方法包括在衬底上形成III-V族化合物层并且将主掺杂剂注入到III-V族化合物层以形成源极区和漏极区。方法进一步包括将V族物质注入到源极区和漏极区。一种半导体器件包括衬底和衬底上方的III-V族化合物层。半导体器件进一步包括III-V族层中的源极区和漏极区，其中，源极区和漏极区包括第一掺杂剂和第二掺杂剂，并且第二掺杂剂包括V族材料。本专利技术还提供了将掺杂剂注入到III族氮化物结构中的方法及形成的器件。【专利说明】将掺杂剂注入到11 I族氮化物结构中的方法及形成的器件
本专利技术一般地涉及半导体
，更具体地，涉及一种半导体器件及其形成方法。
技术介绍
包括诸如氮化镓的III族氮化物的半导体器件用于在高频下工作或使用高工作电压的器件中。III族氮化物也用于诸如发光二极管(LED)的光电子器件中。为了提高III族氮化物的导电性，硅或镁注入到III族氮化物的源极区和漏极区中，并且使用退火工艺激活掺杂剂。注入工艺和退火工艺增加了 III族氮化物中的电荷载流子的数量。
技术实现思路
为了解决现有技术中所存在的缺陷，根据本专利技术的一方面，提供了一种形成半导体器件的方法，所述方法包括:在衬底上形成II1-V族化合物层；将主掺杂剂注入到所述II1-V族化合物层中以形成源极区和漏极区；以及将V族物质注入到所述源极区和所述漏极区中。该方法进一步包括:实施退火工艺以激活所述源极区和所述漏极区中的所述掺杂剂和所述V族物质的组合。在该方法中，实施所述退火工艺包括:在约800°C至约1，2000C的范围内的温度下实施所述退火工艺。在该方法中，注入所述主掺杂剂包括:注入硅、镁、铍、钙、锌、锗或硫中的至少一种。在该方法中，注入所述V族物质包括:以所述主掺杂剂与所述V族物质的比率在约1,000: I至约10: I的范围内来注入所述V族物质。该方法进一步包括:形成与所述源极区和所述漏极区电连接的源极接触件和漏极接触件。在该方法中，形成所述源极接触件和所述漏极接触件包括:形成与所述源极区和所述漏极区的欧姆接触。该方法进一步包括:在所述源极区和所述漏极区上方形成保护层；以及在所述II1-V族化合物层上方形成栅极结构。在该方法中，在注入所述主掺杂剂之后，实施注入所述V族物质。在该方法中，注入所述主掺杂剂包括:将所述主掺杂剂注入到约5纳米(nm)至约IOOnm的范围内的深度。根据本专利技术的另一方面，提供了一种半导体器件，包括:衬底；II1-V族化合物层，位于所述衬底上方；源极区和漏极区，位于所述II1-V族层中，所述源极区和漏极区包括第一掺杂剂和第二掺杂剂，并且所述第二掺杂剂包括V族材料，其中，所述第一掺杂剂与所述第二掺杂剂的比率在约1,000: I至约10: I的范围内。在该半导体器件中，所述源极区和漏极区的深度在约5纳米(nm)至约IOOnm的范围内。在该半导体器件中，所述II1-V族化合物层包括多层结构，所述多层结构包括:第一缓冲层，位于所述衬底上方；第二缓冲层，位于所述第一缓冲层上方；主化合物层，位于所述第二缓冲层上方；以及顶部化合物层，位于所述主化合物层上方。在该半导体器件中，所述第一缓冲层的晶体结构不同于所述衬底的晶体结构不同，并且所述第二缓冲层的晶体结构不同于所述第一缓冲层的晶体结构。在该半导体器件中，所述第一缓冲层包括氮化铝(AlN)，所述第二缓冲层包括氮化铝镓(AlGaN)，所述主化合物层包括氮化镓(GaN)，以及所述顶部化合物层包括铝镓氮化物(AlxGa1^xN)。在该半导体器件中，所述第一缓冲层的厚度在约20埃(人)至约100A的范围内，所述第二缓冲层的厚度在约30人至约500A的范围内，所述主化合物层的厚度在约I微米(μL?)至约?ο μ m的范围内，以及所述顶部化合物层的厚度在约20人至约100人的范围内。根据本专利技术的又一方面，提供了一种形成半导体器件的方法，所述方法包括:在衬底上方形成III族氮化物层；在所述III族氮化物层上方形成钝化层；将主掺杂剂注入到所述III族氮化物层中以形成源极区和漏极区Jfv族物质注入到所述源极区和所述漏极区中；激活所述源极区和所述漏极区；在所述源极区和所述漏极区上方形成保护层；以及在所述III族氮化物层上方形成栅极结构。在该方法中，激活所述源极区和漏极区包括:在约800°C至约1，200°C的范围内的温度下实施所述退火工艺。在该方法中，注入所述V族物质包括:以所述主掺杂剂与所述V族物质的比率在约1,000: I至约10: I的范围内来注入所述V族物质。在该方法中，形成所述栅极结构包括:在所述III族氮化物层上方形成栅极介电层；以及在所述栅极介电层上方形成栅电极层。【专利附图】【附图说明】在附图中通过示例示出了一个或多个实施例，而不是进行限定，其中，在通篇描述中，具有相同参考标号的元件表示类似的元件。应该强调的是，根据工业中的标准实践，各种部件没有被按比例绘制并且仅仅用于说明的目的。实际上，为了清楚的讨论，附图中各种部件的尺寸可以被任意增加或减少。图1是根据一个或多个实施例形成半导体器件的方法的流程图；以及图2A至图2G是根据一个或多个实施例使用图1的方法所形成的半导体器件的截面图。【具体实施方式】为了实施本专利技术的不同部件，以下公开内容提供了许多不同的实施例或示例。以下描述元件和布置的特定示例以简化本专利技术。这些仅仅是示例并不打算限定。 图1是根据一个或多个实施例形成半导体器件的方法100的流程图。在操作102中，在衬底上方形成II1-V族层。在一些实施例中，II1-V族层包括III族氮化物层。在一些实施例中，通过外延工艺生长III族氮化物层。在一些实施例中，外延工艺是分子束外延工艺。在一些实施例中，通过金属有机物化学汽相沉积(MOCVD)来形成III族氮化物层。在一些实施例中，通过形成介于主III族氮化物层和衬底之间的至少一个缓冲层来形成III族氮化物层。在一些实施例中，形成氮化物层以在主III族氮化物层上方具有顶部III族氮化物层。图2A是根据一个或多个实施例在操作102之后的半导体器件200的截面图。在衬底202上方形成II1-V族层204。II1-V族层204也被称为III族氮化物层204。III族氮化物层204包括多层结构。III族氮化物层204包括:位于衬底202上方的第一缓冲层206、位于第一缓冲层上方的第二缓冲层208、位于第二缓冲层上方的主III族氮化物层210以及位于主III族氮化物层上方的顶部III族氮化物层212。在一些实施例中，III族氮化物层204仅包括一个缓冲层。在一些实施例中，省略顶部III族氮化物层212。在一些实施例中，衬底202包括:元素半导体，包括晶体或多晶结构的硅或锗；化合物半导体，包括碳化硅、砷化镓、磷化镓、磷化铟、砷化铟和锑化铟；合金半导体，包括SiGe, GaAsP, AlInAs, AlGaAs, GaInAs, GaInP 和 GaInAsP ;任何其他合适的材料；或者它们的组合。在一些实施例中，合金半导体衬底具有阶梯式SiGe部件，其中，Si和Ge的组分从阶梯式SiGe部件的一个位置处的一种比率改变为另一个位置处的另一种比率。在一些实施例中，在硅衬底上方形成合金SiGe。在一些实施例中，衬底202是应变本文档来自技高网...

【技术保护点】
一种形成半导体器件的方法，所述方法包括：在衬底上形成III‑V族化合物层；将主掺杂剂注入到所述III‑V族化合物层中以形成源极区和漏极区；以及将V族物质注入到所述源极区和所述漏极区中。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：邱汉钦，江振豪，陈祈铭，喻中一，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71