本发明提供了一种提高ＮＭＯＳ电子迁移率的方法，所述方法包括下列步骤：提供ＣＭＯＳ器件，所述ＣＭＯＳ器件包括ＮＭＯＳ晶体管和ＰＭＯＳ晶体管；在所述ＮＭＯＳ晶体管和ＰＭＯＳ晶体管表面利用化学气相淀积的方法沉积刻蚀停止层；在所述刻蚀停止层表面...

本发明公开了一种碰撞电离金属氧化物半导体晶体管及制作方法，该方法包括：在硅衬底上进行源极掺杂，得到源极；在硅衬底上沉积硅层后，对所沉积的硅层进行轻掺杂；在所述进行轻掺杂的硅层上光刻沟道后，在沟道内制作栅极；在所述进行轻掺杂的硅层表面和沟...

本发明公开了一种对二元光罩的抗反射层损伤修复的方法，包括：在用于放置二元光罩ＢＩＭ的反应腔中，通入臭氧水。本发明提供的方法可以对ＢＩＭ中的损伤的抗反射层修复。

本发明公开了一种避免光刻胶层图形损伤的方法，包括：对晶圆衬底进行气相成底膜处理、旋转涂胶、软烘及曝光；对曝光后的具有光刻胶层的晶圆衬底等待设定的时间；对等待设定时间的具有光刻胶层的晶圆衬底进行曝光后烘焙、显影及坚膜烘焙，得到光刻胶层图形...

本发明提供了一种接触孔的形成方法，包括步骤：提供半导体基底，其包括导电层、所述导电层上的刻蚀停止层、所述刻蚀停止层上的层间介质层；对所述层间介质层进行第一刻蚀，使得在所述层间介质层中形成通孔；对所述刻蚀停止层进行第二刻蚀，使得在所述刻蚀...

本发明公开了一种半导体器件的栅极掺杂方法，该方法应用于栅极的预掺杂过程，该方法包括：将碳和用于形成非晶态层的无机物离子注入到半导体器件衬底上形成的氧化层和多晶硅层后，将预掺杂杂质离子注入到半导体器件衬底上形成的氧化层和多晶硅层；光刻半导...

本发明公开了一种构造晶片浅沟道隔离槽的方法，所述晶片包括单晶硅构成的硅基底，以及硅基底的上表面按照预定的图样依次覆盖的衬垫氧化物层和氮化硅层，该方法包括如下步骤：Ａ、将所述晶片置于反应室内，对所述晶片未被衬垫氧化物层和氮化硅层覆盖的硅基...

本发明公开了一种沟槽刻蚀的方法，包括以下步骤：设置刻蚀反应腔的刻蚀参数；刻蚀形成沟槽；对晶片上包括单线（Ｉｓｏ）处和密线（Ｄｅｎｓｅ）处的沟槽深度进行量测，进行量测时，将量测装置伸入到沟槽底部；判断是否达到目标沟槽深度，如果达到目标深度...

本发明公开了一种半导体制造工艺流程中掺杂栅极和漏、源极的方法，在衬底上形成栅极后，在栅极表面以及栅极两侧的衬底表面涂覆底部抗反射涂层ＢＡＲＣ，衬底表面涂覆的ＢＡＲＣ高于栅极表面；对高于栅极表面的ＢＡＲＣ进行蚀刻，使栅极两侧的衬底表面的Ｂ...

本发明公开了一种减少铝衬垫表面须状缺陷的方法，包括将铝衬垫分为两次以上沉积。由于采用该方法，每次沉积的铝衬垫比较薄，所以最终形成铝衬垫时的应力就会比较低，就会有效降低ｗｈｉｓｋｅｒ?ｄｅｆｅｃｔ的现象的发生。

本发明公开了一种提高电荷存储层表面均匀性的方法，该方法包括：在半导体衬底的电荷存储区和外围电路区上形成电荷存储层结构；清除所述外围电路区上的电荷存储层结构，所述清除之后所述电荷存储层结构在外围电路区上有残留；在电荷存储区的电荷存储层结构...

本发明公开了一种提高浮栅擦除效率的方法，该方法包括：在半导体衬底上依次形成浮栅ＦＧ氧化层、ＦＧ多晶硅层、氧化层－氮化层－氧化层ＯＮＯ介质层、控制栅ＣＧ多晶硅层、ＣＧ氮化硅层、ＣＧ氧化硅层、ＣＧ氮化硅硬掩膜层；在所述ＣＧ氮化硅硬掩膜层上涂...

本发明公开了一种降低连接孔接触电阻的方法，该方法包括在绝缘层和金属互连线之间制作阻挡膜，所述阻挡膜为钽Ｔａ和氮化钽ＴａＮ的叠层结构，所述制作阻挡膜的具体方法为：在绝缘层的沟槽和连接孔的底部和侧壁上形成ＴａＮ层（２０１）；在所述ＴａＮ层（...

本发明公开了一种半导体器件的制作方法，包括在半导体衬底上形成有源区，以及在有源区上形成自对准硅化物区域阻挡膜，该方法还包括：在上述结构上形成缓冲层；在所述缓冲层上形成具有张应力的氮化硅层；所述缓冲层具有的张应力小于所述氮化硅层具有的张应...

本发明公开了一种实现打线封装结构的制作方法，应用于重布线焊垫ＲＤＬｐａｄ制作工序中，该方法包括：在钝化层上形成第一再钝化层；图案化所述第一再钝化层，在需要做ＲＤＬ?ｐａｄ的位置作开口，露出钝化层；在所述露出的钝化层上形成ＲＤＬ?ｐａｄ；...

本发明公开了一种非易失性存储器控制栅极字线的加工方法，待加工的晶片已形成控制栅极，所述控制栅极的顶部由氮化硅构成；在所述晶片上表面沉积第一层多晶硅薄膜；在所述第一层多晶硅薄膜的上表面沉积氧化物隔离层，并在外围电路区的氧化物隔离层上覆盖光...

本发明实施例公开了一种构造间隙壁的方法，根据所要构造的间隙壁的厚度值ｗ１以及主蚀刻时间最短的原则，确定所需的氮化硅薄膜厚度值ｗ２，其中ｗ２＞ｗ１；在由单晶硅基底以及覆盖于单晶硅基底表面的多晶硅结构组成的晶片表面沉积一定厚度的氮化硅薄膜，...

本发明公开了一种提高沟槽宽度均匀性的方法，应用于晶片在反应腔内的沟槽刻蚀工序中，所述反应腔内设有边环，所述边环环绕晶片设置，通过改变边环的温度对晶片边缘的刻蚀速率进行控制。本发明还公开了一种提高沟槽宽度均匀性的装置。采用该方法和装置能够...

本发明公开了一种刻蚀沟槽的方法，所述刻蚀在反应腔内进行，该方法的主刻蚀步骤分为两步执行，所述主刻蚀的第一步刻蚀按原有工艺参数刻蚀；所述主刻蚀的第二步刻蚀按调整后的工艺参数刻蚀。采用该方法能够有效消除微沟槽现象，进而减少ＲＣ延迟。

本发明公开了一种半导体场效应晶体管ＭＯＳＦＥＴ的测试结构，由测试平台通过从ＭＯＳＦＥＴ引出的接点垫ｐａｄ对ＭＯＳＦＥＴ进行测试，该结构包括：ＭＯＳＦＥＴ和金属引线，其中，从ＭＯＳＦＥＴ的两个源极分别直接引出ＭＯＳＦＥＴ两个源极ｐａｄ、通...