具可信运算功能的同构双计算系统的处理器。处理器包括可信核、一般核、以及共享高速缓存。该可信核具有访问系统存储器上隔离存储器的权限。该一般核与该可信核同构，禁止访问该隔离存储器。该共享高速缓存由该可信核以及该一般核共享。响应该一般核发起的...

一种建立同构双计算系统用的处理器。处理器提供同构的一可信核、以及一主核。该可信核具有访问一系统存储器上一隔离存储器的权限。该主核是禁止访问该隔离存储器的一般核中的任意核。该可信核具有一第一密码模块，在该可信核重置后，进行固件校验，令该可...

本发明提供一种计算机系统以及可信计算方法。处理器包括一般核、与可信核。系统内存包括一般内存、与隔离内存。隔离内存备有一安全中断描述符表，相应多个外设中安全外设所发起的安全中断。可信核中一第一寄存器寄存一第一地址，指向该安全中断描述符表。...

本发明提供一种计算机系统以及可信计算方法。该计算机系统具有可信计算功能。处理器包括一般核、以及可信计算用的可信核。系统内存包括一般内存、以及供可信计算使用的隔离内存。负责该处理器、该系统内存、以及该等外设之间的通信的芯片组包括一监控器、...

提供一种处理器以及隔离内存保护方法，该处理器具有可信核、一般核、以及由该可信核以及该一般核共用的最末级高速缓存。该可信核具有访问系统内存上隔离内存的权限。该一般核被禁止访问该隔离内存。该一般核的核内高速缓存与该最末级高速缓存组成多级高速...

本发明提供一种进行阶层式高速缓存系统回存且无效的处理器以及方法。该处理器，具有指定核内阶层进行阶层式高速缓存系统回存且无效的功能。响应以当下核心内指定阶层的高速缓存内容为目标、而对一阶层式高速缓存系统进行回存且无效的一指令集架构的一指令...

指定目标进行核内至核外高速缓存内容迁移的处理器及方法，用于指定目标的核内至核外高速缓存内容迁移。根据一指令集架构的一迁移指令，一处理器的一第一核心以其中一解码器，基于一微码存储器存储的一微码，转换出多条微指令。根据这些微指令，一指定请求...

本发明涉及一种执行新增指令的系统及执行新增指令的方法，该方法包含：接收一指令；根据该接收指令的操作码判断该接收指令是否为新增指令；以及当该接收指令为新增指令时：将该接收指令的基本译码信息存入一私有寄存器，其中，该基本译码信息包含该操作码...

本发明提出一种执行新增指令的方法及系统，该方法用于一处理器中，包括：接收一指令。当上述接收指令为未知指令时，发出一未知指令异常。响应于上述未知指令异常，通过一转换程序：判断上述接收指令是否为新增指令；当上述接收指令为新增指令时，将上述接...

本发明提出一种执行新增指令的方法及系统，该方法用于一处理器中，包括：接收一指令；当上述接收指令为未知指令时，通过一转换程序执行以下步骤：判断上述接收指令是否为新增指令；当上述接收指令为新增指令时，将上述接收指令转换为至少一个旧指令；以及...

本发明涉及一种执行新增指令的系统及执行新增指令的方法，该方法包含：接收一指令；判断该接收指令是否为新增指令；以及当该接收指令为新增指令时：生成一模拟标识，其中，该模拟标识为第一数值；根据该模拟标识，发出一系统管理中断；响应于该系统管理中...

本发明涉及一种执行新增指令的系统及执行新增指令的方法，该方法包含：接收一指令；判断该接收指令是否为新增指令；以及当该接收指令为新增指令时，进入系统管理模式(System Management mode，SMM)，并在该系统管理模式下通过...

本发明提出一种执行新增指令的方法及系统，该方法用于一处理器中，包括：接收一指令。当上述接收指令为未知指令时，发出一未知指令异常。响应于上述未知指令异常，进入一系统管理模式。在上述系统管理模式下，通过一转换程序：判断上述接收指令是否为新增...

本发明提出一种转换指令的方法及系统，该方法用于一处理器中，包括：接收一指令，其中，上述接收指令为未知指令。判断上述接收指令是否为新增指令；当上述接收指令为新增指令时，将上述接收指令转换为至少一个旧指令。由此，无需更改前代处理核心的硬件架...

本发明提出一种执行新增指令的方法及系统，用于一处理器中，该方法包括：接收一指令。当上述接收指令为未知指令时，通过操作系统执行一转换程序，上述转换程序：判断上述接收指令是否为新增指令；当上述接收指令为新增指令时，将上述接收指令转换为至少一...

本发明涉及一种指令模拟装置及其方法。模拟装置包括监测器。监测器用以判断待执行指令是否属于与处理器所具备指令集相同架构的新指令集或扩充指令集中的扩增指令。若该待执行指令为扩增指令时即转换该扩增指令为模拟程序，其中该模拟程序为该处理器原生指...

本发明涉及一种指令转换装置及其转换方法和系统以及处理器。该转换装置包括监测器，该监测器用以判断待执行指令是否属于与处理器所具备指令集架构为同一类型但属于新指令集或扩充指令集中的扩增指令。若该待执行指令为该扩增指令时，经由转换系统将该待执...

本发明提供了一种快速加载装置。快速加载装置包括第一地址产生单元、压缩电路、第二地址产生单元、虚拟标记数组和比较电路。第一地址产生单元根据加载指令产生虚拟地址。压缩电路根据虚拟地址的高位部分产生目标哈希值。第二地址产生单元根据加载指令产生...

高效进行指令预取的微处理器，具有一指令高速缓存、一分支预测器、耦接在该分支预测器以及该指令高速缓存之间的一取指目标队列、以及一比较器。指令高速缓存其中高速缓存内容供根据一取指地址进行取指。取指目标队列储存经该分支预测器预测在分支方向上的...

一种进行阶层式高速缓存清除的处理器、计算机系统以及方法。该处理器包括一第一核心以及一最末级高速缓存。该第一核心包括一解码器、一内存顺序缓存区、以及一第一核内高速缓存。该解码器在响应指定密钥辨识码、且并指定地址进行阶层式高速缓存清除的一指...