本发明提供了一种等离子体增强正硅酸乙脂膜层的沉积方法，包括：根据待形成的等离子体增强正硅酸乙脂膜层的形状设置若干不同气孔分布的喷头，每个喷头分为内圈和位于内圈外的外圈，若干不同气孔分布的喷头中，部分喷头的内圈的气孔密度等于外圈的气孔密度...

本发明提供了一种外延工艺的监控方法及其质量监控测试结构

本申请提供一种锗硅异质结晶体管及其制备方法，其中制备方法包括：提供一衬底，衬底表面和沟槽中的隔离层上形成有牺牲层；在第一开口底部的第二开口中形成锗硅层；形成第一介质层；去除锗硅层表面的牺牲层，在第一介质层和锗硅层之间的第四开口中形成第一...

本发明提供一种闪存存储器版图

本发明提供了一种半导体结构的形成方法，包括：提供衬底，衬底包括相对的衬底正面和衬底背面；从衬底正面开始刻蚀衬底，并停止刻蚀在衬底的内部，以在衬底内形成多个通孔，并向通孔填充金属，以形成金属柱；从衬底背面开始研磨部分厚度的衬底；从衬底背面...

本发明提供了一种分栅

一种半导体结构及其形成方法，其中，形成方法包括：提供衬底；在衬底表面形成若干初始存储单元结构，初始存储单元结构包括：位于衬底表面的浮栅介质层；位于浮栅介质层表面的初始浮栅；位于初始浮栅表面的掩膜结构；位于初始浮栅表面以及掩膜结构侧壁的控...

本发明公开了一种灵敏放大器电路，位线调整单元包括第一晶体管和编程擦除控制电路

本申请提供一种分栅闪存器件及其制备方法，其中分栅闪存器件包括：衬底，衬底上依次形成有栅氧化层

本发明公开了一种沟槽栅的制造方法，包括：步骤一

本发明提供了一种存储芯片扰码验证方法，包括：提供待扰码验证的存储芯片；对存储芯片的至少一存储单元持续执行编码操作，直至出现至少一个失效存储单元，并获取失效存储单元的电学地址；去除存储芯片的若干互连层以暴露靠近存储层的互连层，获取暴露的互...

一种存储器

本发明公开了一种灵敏放大器电路，第一灵敏放大主体电路和存储阵列中的选定存储单元连接并形成对选定存储单元的读取路径并输出第一输出电压；参考电压产生电路包括第二灵敏放大模拟电路、第二存储单元和源极跟随器；第二存储单元为编程状态，第二灵敏放大...

本发明提供一种不同密度设计版图的集成电路制造方法，提供不同产品具有不同图形密度的设计版图、设计版图图形密度的目标密度值及其对应的工艺菜单，图形密度为版图中图形所占面积和版图总面积的比值；调整每个设计版图的图形密度至目标密度值形成生产用的...

本发明公开了一种利用光刻机对准信号监控外延工艺的方法，包含：步骤一，通过光刻及刻蚀工艺，制作带有光刻对准标记的测试晶圆；步骤二，在所述的测试晶圆的表面进行外延生长；步骤三，建立光刻文件，选取整个晶圆全部或者部分shot作为对准shot，...

本发明提供的一种集成LDMOS与SGT的半导体器件及形成方法，包括衬底，衬底包括SGT器件区和LDMOS器件区，所述LDMOS器件区包括漂移区以及与所述漂移区相邻的体区；通过在形成SGT器件区的SGT器件时，同时在LDMOS区形成纵向场...

本发明公开了一种参考电路，包括：采用分离栅浮栅器件的参考单元，分离栅浮栅器件包括：第一和第二源漏区，位于第一和第二源漏区之间的多个分离的具有浮栅的第一栅极结构，位于第一栅极结构之间的第二栅极结构。参考单元用于提供第一参考电流。在提供第一...

本发明公开了一种灵敏放大器电路，位线调整单元包括第一NMOS管；第一NMOS管连接在数据线节点和位线节点之间，栅源极之间具有反馈电路，包括：第一反相器，输入端和输出端分别连接位线节点和反馈节点，第一NMOS管的栅极为反馈节点。在第一反相...

本发明公开了一种参考单元的排布结构，同一行的各存储单元的多晶硅控制栅连接形成一个整体的多晶硅行。在存储行上分布有多个参考单元，各参考单元的多晶硅控制栅也位于所述多晶硅行上。各所述参考单元分布在多晶硅行的不同位置上，各参考单元和邻近的多个...

本发明公开了一种双栅SGT半导体器件的制造方法，包括：步骤一、在半导体衬底的选定区域中形成一个以上的第一沟槽，在第一沟槽中形成栅介质层和栅极导电材料层。步骤二、形成体区。步骤三、形成源区。步骤四、形成层间膜。步骤五、形成屏蔽栅，包括：步...