本发明公开了一种硬件底层加密存储方法，该方法可应用于硬件底层加密系统。在本方法中，在硬件底层加密系统中，安全审计组件对外部数据进行安全审计，加密控制组件对外部数据进行数据加密，存储数据时，将其存入合法的存储设备中，形成包括数据审计、数据...

本申请公开了一种支持CPLD升级的服务器，包括依次连接的计算设备、网络设备和机头，所述机头的另一端连接至传输通道部件，所述传输通道部件上还设置有多个节点，所述机头和所述节点中均包括依次连接的网口、控制部件、桥片和CPLD，所述控制部件与...

本发明实施例公开了一种集群多节点调度方法、装置和计算机可读存储介质，获取调度任务；按照预先设定的节点代价表以及调度任务对各节点的业务要求，确定出集群资源池中各节点的代价值。利用深度优先算法遍历集群资源池，确定出调度任务所需的调度节点，并...

本申请公开了一种时钟脉冲波侦测装置，包括比较器，所述比较器的反相输入端输入预设参考电压，正相输入端连接有低通滤波器，所述低通滤波器的另一端用于连接时钟以将所述时钟的脉冲波滤波并输入所述正相输入端，所述比较器的输出端连接有报警部件，用于当...

本发明公开了一种服务器的故障识别装置，包括用于连接待识别服务器的通信接口，与通信接口连接的主控模块以及与主控模块连接的显示模块；其中，主控模块用于向待识别服务器发送故障日志读取请求以从待识别服务器中获取故障日志，根据预存的识别规则识别故...

本发明公开了一种存储卡上基于超级电容的供电切换电路，CPLD仅需要当供电主板中P12V正常供电时，控制第一开关管开通；而当供电主板供电异常时，保持第一开关管开通预设时间后关断第一开关管，并在预设时间内对所述存储卡中信息进行备份。CPLD...

本申请公开了一种降低PCB板信号串扰的方法、系统、装置及计算机可读存储介质，包括：构建与目标阻抗对应的对称结构叠层的PCB板；获取PCB板对应的散射参数及当前远端串扰值；通过散射参数获取实际DK值；若当前远端串扰值大于或等于预设值，通过...

本发明公开了一种用于重启CPLD的控制电路，包括信号获取电路和控制电路；信号获取电路的输入端与CPLD的输出端连接，用于获取CPLD烧录完成后输出的重启信号，并在得到重启信号后生成控制信号；控制电路的输入端与信号获取电路的输出端连接，控...

本发明公开了一种用于提供应力测试电压的电路，包括POL测试电路，还包括用于控制POL测试电路的输出电压的控制电路；控制电路包括与第一分压电阻并联以提供高余量电压的高余量控制电路；与第二分压电阻并联以提供低余量电压的低余量控制电路；高余量...

本申请公开了一种板端电源近端和远端电压侦测装置，包括第一端与板端电压输出端连接的第一开关，第一端通过杂散电阻连接至板端电压输出端的第二开关，第二开关与远端负载之间具有远端电压取样点，远端电压取样点与第二开关的第二端之间利用施密特触发电路...

本发明公开了一种基于DLA的残差网络加速方法、装置、设备及存储介质，应用于现场可编程门阵列FPGA，包括响应于对深度学习加速器DLA的执行指令，对预设数据进行卷积计算；根据预先接收的控制参数，判断是否需要对经过卷积计算的预设数据进行残差...

本申请公开了一种PFGA及深度残差网络实现方法、系统、计算机介质，其中，深度残差网络实现系统借助权重缓冲模块、特征数据缓冲模块、内存读取模块、Winograd变换模块、卷积模块、标准化模块、残差模块、激活模块、最大池化模块及内存写回模块...

本申请公开了一种二维卷积运算处理方法、系统、设备及计算机介质，在预设存储器中读取待计算数据和卷积核运算参数；调用第一矩阵转换处理器将待计算数据转换为矩阵形式的目标待计算数据，同时调用第二矩阵转换处理器将卷积核运算参数转换为矩阵形式的目标...

本发明公开了一种卷积神经网络的加速方法装置、设备以及存储介质，包括预先接收预设的卷积神经网络CNN中的多个预设类型的计算操作模型；从多个计算操作模型中，获取能够实现待加速CNN的各个计算操作的计算操作模型，作为待用计算操作模型；控制加速...

本申请公开了一种网卡速率检测的方法，包括：通过将与待测网卡的千兆网口连接的第一网口及与待测网卡的万兆网口连接的第二网口均设置为DHCP服务的网络端口，使得当接收到iperf客户端发送的第一通信请求或第二通信请求时，令iperf服务端通过...

本申请公开了一种电位转换电路，其中，第一P‑MOS管第一端和第二P‑MOS管第一端连接第一电压源，第一P‑MOS管第二端和控制端、第二P‑MOS管控制端、中断P‑MOS管第一端连接，中断P‑MOS管第二端和控制端分别连接第一N‑MOS管...

本发明公开了一种稀疏矩阵加速计算方法，包括：在处理器运算过程中，接收主内存发送的待相乘的两个稀疏矩阵；对每个稀疏矩阵进行非零检测，将每个稀疏矩阵内的非零数据及其所处的行号和列号进行对应保存；控制两个稀疏矩阵内对应行/列号处的非零数据按照...

本申请公开了一种clock传输系统、方法、主机板及服务器，包括：时钟产生器，用于输出初始clock；降频模块，用于将初始clock降频为中间clock；还原模块，用于根据中间clock得到还原clock，并将还原clock分别发送至各个...

本发明公开了一种远程内存扩展管理系统，包括CPU处理器、主内存扩展芯片、多个远端内存扩展芯片、多个内存控制器及多个内存组；所述CPU处理器与所述主内存扩展芯片连接，所述主内存扩展芯片与多个所述远端内存扩展芯片分别连接，每个所述远端内存扩...

本申请提供一种数据写缓存控制方法，包括：接收写请求指令；确定所述写请求指令的写类型；其中，所述写类型为随机写或顺序写；根据所述写类型将所述写请求指令对应的写数据写入缓存存储模块中。可见，本申请通过确定所述写请求指令的写类型来区分随机写和...