超威半导体公司专利技术

超威半导体公司共有647项专利

  • 提供了一种基于共享资源对多线程微处理器中的线程中的每一个线程的有用性,将所述共享资源分配给所述线程的方法。所述共享资源对线程的有用性基于所述共享资源中分配给所述线程的所述条目数和所述线程在所述共享资源中具有的所述活动条目数来确定。在所述...
  • 在微处理器核心中用于通过线程调解实现的线程共享资源中的软水印的技术。基于共享资源中估计线程在当前时钟周期已分配到的条目数,从涉及多个线程在所述当前时钟周期竞争或请求使用所述共享资源的线程调解决策中去除所述线程。通过从所述线程调解决策中去...
  • 一种处理器[101],包括高速缓存[110],所述高速缓存具有两个或更多个测试区域[115,116]和较大的非测试区域[118]。所述处理器还包括:高速缓存控制器[105],所述高速缓存控制器对所述高速缓存的不同测试区域应用不同的高速缓...
  • 一种处理系统,包括处理器内核(107)和耦接到所述处理器内核的调度器(230)。所述处理系统在所述处理器内核中执行第一活动线程和第二活动线程,并且检测所述第一活动线程或所述第二活动线程的交换事件。基于所述交换事件,使用阴影锁存器配置的固...
  • 处理器[102]的高速缓存[110]包括高速缓存控制器[112]以实施用于高速缓存的高速缓存行的插入和替换的高速缓存管理策略。基于自上次访问高速缓存行以来对具有存储高速缓存行的路的高速缓存集[116]的访问的次数与为高速缓存的区域确定的...
  • 为存储器装置选择纠错码类型的方法包括:由所述存储器装置根据预定义的选择标准选择多种纠错码类型中的一种以及利用所选择的纠错码类型执行存储器访问请求。错码类型执行存储器访问请求。错码类型执行存储器访问请求。
  • 描述一种用于创建芯片布置的系统和方法。在各种实施方案中,标准单元使用单向轨道进行电源连接和信号路由。将使用金属一层的最小宽度的所述金属一层的至少两个轨道放置在单个金属栅极的间距内,以提供具有二比一或更大“传动比”的标准单元。在同一金属一...
  • 使用页级跟踪的加载顺序队列的推测执行包括:确定第一加载指令指向所确定的存储器区域;以及响应于所述第一加载指令指向所述所确定的存储器区域,将条目添加到页级跟踪的加载顺序队列而非加载顺序队列,其中所述条目指示所述第一加载指令的目标的页地址。...
  • 一种集成电路(IC)器件包括环式传输,所述环式传输具有多个节点和将所述多个节点耦合成环的线互连。所述线互连包括用于在表示数据包的数据信令之前围绕所述环式传输传送时钟唤醒信号的线。每个节点将响应于接收到时钟唤醒信号而从时钟门控状态切换到定...
  • 本发明公开了一种用于控制收集的图像数据的特性的系统和方法。所述系统和方法包括:使用GPU来对图像执行预处理;基于所述预处理而对光学器件进行配置,所述配置被设计成考虑到所述经过预处理的图像的特征;使用所述已配置光学器件来获取图像;使用GP...
  • 一种小芯片系统[100]包括中央处理单元(CPU)[102],其可通信地耦合至GPU小芯片阵列[104]的第一GPU小芯片[106
  • 可重构光学探针用于测量来自被测装置的信号。所述可重构光学探针被定位在所述被测装置的单元内的目标探针位置处。所述单元包括待测量的目标网络和多个非目标网络。将测试图案应用于所述单元,并且作为响应,获得激光探针(LP)波形。通过以下方式从所述...
  • 公开了用于将多个指令操作一起压缩到单个退役队列条目中的系统、装置和方法。处理器至少包括调度器、退役队列、一个或多个执行单元和控制逻辑。当控制逻辑检测到给定指令操作被调度器分派给执行单元时,控制逻辑确定给定指令操作是否满足与一个或多个其他...
  • 公开了用于在计算系统中仲裁线程的系统、装置和方法。计算系统包括具有多个核心的处理器,该多个核心各自能够同时处理多个线程的指令。当线程限流单元接收到共享高速缓存有资源竞争的指示时,该限流单元为高速缓存设置高速缓存未命中阈值数。如果该高速缓...
  • 公开了用于将流量路由通过竖直堆叠的半导体管芯的系统、设备和方法。在三维集成电路中,第一半导体管芯具有竖直堆叠在其顶部上的第二管芯。第一管芯包括不穿过第一管芯的穿硅通孔(TSV)互连件。第一管芯包括在TSV上方的一个或多个金属层,所述一个...
  • 一种处理器,包括:前端,所述前端具有指令集,所述前端以第一位宽度操作;以及浮点单元,所述被耦接以在以所述第一位宽度操作的所述处理器中接收所述指令集。所述浮点单元以第二位宽操作,并且基于对提供给所述浮点单元的所述指令集的位宽评估,所述浮点...
  • 公开了各种多裸片布置及其制造方法。在一些实施方案中,制造方法包括面对面工艺,其中将第一GPU小芯片和第二GPU小芯片接合到临时载体晶片。在将GPU小芯片安装到载体衬底之前,将有源电桥小芯片的正面接合到第一和第二GPU小芯片的正面。在其他...
  • 一种电子装置执行用于从原始数据生成压缩数据的方法,所述电子装置包括压缩子系统,所述压缩子系统具有比较器、历史缓冲器、匹配检测器和命令生成器。在时钟的每个周期中开始,所述压缩子系统处理从原始数据复制的搜索字符串以生成用于压缩数据的命令。对...
  • 处理单元(140)包括多个矢量信号处理器(VSP)(151
  • 被绑定到着色器/波前回到其起源的绘制命令。在各种实施方案中,一种操作图形管线[206]和异常处理的方法包括在图形处理单元(GPU)的命令处理器[202]处接收指示在图形管线的着色器阶段[212B]处发生管线异常的异常信号[306]。所述...