本发明公开了用于处理安全数据的数据处理装置。该数据处理装置包括：处理电路，包括多个以用于保持所述处理电路的当前状态的扫描链形式的状态保持单元，至少一些所述状态保持单元被串联布置；加密电路；以及休眠信号输入端；所述数据处理装置响应于在所述...

本发明公开了一种用于控制多个数据源和多个数据目的地之间的数据传输的直接存储器存取控制器。多个数据源和数据目的地经由多个通道与直接存储器存取控制器相通信，直接存储器存取控制器进一步与存储器和处理器相通信。存储器为多个通道中的每个以及处理器...

一种在集成电路内选择应当放置差错检测电路（２０）的位置的方法，所述方法使用参考和测试设计的仿真，并且差错被注入到测试设计并且然后根据注入的差错执行扇出分析以确定差错传播特性。因此，可以识别寄存器（１２），在所述寄存器处传播的差错很可能表...

本发明为用于执行多周期仲裁的数据处理装置和方法。提供数据处理装置和方法，用于在寻求访问共享公共访问通路的多个资源的多个访问请求之间进行仲裁。至少一个逻辑元件发出请求访问资源的标识要访问资源的哪一个的访问请求。具有多个流水线级的仲裁电路执...

本发明公开一种用于在消息之间进行仲裁的数据处理装置和方法。提供用于在通过通信信道路由的消息之间进行仲裁的数据处理装置和方法。数据处理装置包括：多个处理元件；在处理元件之间共享的通信信道，消息通过通信信道路由。仲裁电路执行仲裁过程。每个处...

由存储器访问控制电路使用访问控制数据来控制对存储器地址空间的访问。由域控制电路来控制更改访问控制数据的能力。作为一组存储器地址的特定域内存储的指令是否能够修改访问控制数据取决于相应的域。因此，更改访问控制数据的能力可以限于存储器地址空间...

将存储器地址空间划分成多个域，并使用指令访问控制电路来检测当提取要执行指令所开始的存储器地址时已经跨过域边界和变更了域，在此情况中触发检查以确保新域内的指令是被允许形式的允许的指令。可以将允许的指令设成是空操作指令，而不是针对指令访问控...

公开了一种数据处理装置和这种数据处理装置的操作方法。所述数据处理装置具有可以操作以执行多个数据处理任务的主处理单元，以及用于代表所述主处理单元执行大量那些任务的数据引擎。可由主处理单元将至少一个共享资源分配给所述数据引擎，以供所述数据引...

减少共享高速缓存的进程之间的信息泄漏。一种阻止将敏感进程的区段的高速缓存访问行为信息泄漏给非信任进程的方法，所述敏感进程和非信任进程由数据处理装置内的处理器执行，所述数据处理装置进一步包括至少一个高速缓存，所述高速缓存可操作存储所述处理...

本发明关于高速缓冲存储器内的控制数据修改。提出具有至少一个处理器４、６，主存储器１８和高速缓冲存储器１４的数据处理系统。高速缓冲存储器内的高速缓冲数据具有与之相关联的有效数据和控制数据。控制数据控制对高速缓冲数据的访问。由处理器４、６所...

为中断控制器（２）提供优先级寄存器（６），优先级寄存器（６）存储用于确定接收的中断信号Ｉ↓［０］－Ｉ↓［９］之间的优先级次序的优先级值Ｐ０－Ｐ９。在试图进行访问时，优先级值访问电路（１０）根据优先级值管理器（１６、１８）来提供至存储的优...

本发明公开了用于处理数据的系统、互连和方法。该方法包括以下步骤：ａ）接收在主单元与从属单元之间执行数据事务的请求；ｂ）接收与所述数据事务相关联的服务质量要求的指示；ｃ）在考虑到尚待发布的任何其他待决数据事务的情况下，确定在通过互连逻辑传...

公开一种数据处理设备和方法。该数据处理设备包括：可操作以处理数据的数据处理单元；可操作以生成能量管理信息的能量管理单元，该能量管理信息指示数据处理部件的至少其中之一在处理所述数据时的能量状态；以及可操作以接收所述能量管理信息并生成将所述...

一种集成电路（２）设有用于测试正确操作的串行测试扫描链（１０）。利用复位信号生成扫描链单元（２０）可以测试异步复位信号操作，所述复位信号生成扫描链单元被这样适配，使得保存在该单元的锁存器（１４）内的复位信号值由扫描使能信号以异步方式选通...