用于执行数据处理操作以响应数据处理指令的装置，所述装置包括：　　　　处理逻辑，响应所述数据处理指令，从存储在一个或多个输入存储器中的多个独立数据值产生相应的多个结果数据值；以及　　　　结果分割器，响应所述数据处理指令，将每个结果数据值的...

本发明提供用于在寄存器堆和存储器之间传送数据值的数据处理设备和方法。所述数据处理设备包含可用来对数据值执行数据处理操作的数据处理单元，以及设有用来存储供数据处理单元存取的数据值的多个寄存器的寄存器堆。所述数据处理单元响应单一传送指令而执...

提供了支持两个指令集的数据处理设备（２）。这两个指令集共享一个公共的指令子集，包括至少一类指令，诸如所有的协处理器指令。一旦由于在存储器内的贮存次序而导致的任何差别被对例如字节序进行补偿，该公共指令子集就具有相同的指令编码。

用于处理数据的装置，所述装置包括：　　　　寄存器库，具有可操作上保存各个数据值的一个或多个寄存器；　　　　数据存取电路，可操作上执行数据存取操作，以在所述装置和存储器电路中已寻址的存储器位置之间传送一个或多个数据值；以及　　　　指令解码...

一种数据处理系统可在第一状态使用具有第一指令集编码的第一指令集。该数据处理系统也可在第二状态使用具有第二指令编码的第二指令集。两种不同指令集内设置的条件分支指令，配置成使用相同的指令编码。

一种数据处理系统包括多条执行流水线，每条执行流水线具有多个执行阶段（Ｅ１、Ｅ２、Ｅ３），该数据处理系统可具有被一起并行发出的指令，尽管它们之间有数据相依性，其条件是：检测到较旧指令的结果操作数值将在一个请求该结果操作数值作为较新指令的输...

处理器（２）含有分支预测机构（１４、１８、２０），分支预测机构的作用是为预测型分支指令预测分支结果。处理器还支持非预测型分支指令，所述非预测型分支指令被分支预测机构（１４、１８、２０）忽略而不经受预测。在已知那些转移操作有可能误预测时，...

一种数据处理设备，它包括：　　　　具有多个寄存器的寄存器数据存储体，可以用来保存数据元素；　　　　处理器，可以用来并行地对在至少一个所述寄存器中访问的多个数据元素执行数据处理操作；　　　　访问逻辑，可以用来响应单一访问指令，在指定的寄存...

一种为在寄存器和存储器之间移动数据而提供的数据处理设备和方法。该数据处理设备包括寄存器数据存储体，具有多个寄存器，可以用来存入数据元素。处理器可以用来并行地对占用该寄存器中至少一个的不同的并行处理通道的多个数据元素执行数据处理操作。提供...

在数据处理系统（２）中提供寄存器数据存储器（２０）。寄存器数据存储器（２０）可经寄存器访问，其中数据处理指令指定寄存器大小Ｑ、Ｄ，并为要由该数据处理指令操纵的多个ＳＩＭＤ数据单元指定数据单元大小Ｓ１６、Ｓ８。给定数据处理单元可以经不同的...

提供一种数据处理系统（２），其支持移位插入指令ＳＬＩ、ＳＲＩ，用于将源数据值移位指定的移位量，并且随后将除移入位之外的移位值中的比特插入目的值，该目的值内的剩下比特不变。

公开了一种电路，其用于在所述电路的部分功率降低的休眠模式期间保持信号值，其包括：时钟信号输入端；时控的锁存器；数据输入端、数据输出端和其间的正向数据路径，其中信号值可操作地在所述数据输入端接收，记录到所述至少一个锁存器，并且沿所述正向数...

公开用于监视来自由数据处理器处理的程序的处理指令流的跟踪逻辑，该跟踪逻辑包括监视逻辑，该监视逻辑可用来：检测该指令流中的这些指令的处理；检测该指令流中的这些指令中哪些指令是条件直接转移指令、该指令流中的这些指令中哪些指令是条件间接转移、...

一种数据处理器（１００）具有可操作来存储数据值的存储器；一种存储保护单元（１３０），可操作来将存储属性和所述存储器的一部分相关联，并且识别对应于所述存储器相应地址范围的多个存储区域。所述存储保护单元可操作来将所述多个存储区域（１５０）中...

一种控制事务重排序的互连逻辑，耦合主逻辑和从属逻辑单元，每个事务有事务标识符。ＩＤ别名逻辑与从属逻辑单元关联，从属逻辑单元能乱序地为不同事务发布响应传输。如果一事务所涉及的从属逻辑单元与ＩＤ别名逻辑关联，则ＩＤ别名逻辑以预定标识符代替该...

在子例程执行之后，具有作为输入操作数的地址的返回指令被执行。该输入操作数被与一个或多个预定值比较以检测是否匹配，且返回指令响应根据是否检测到匹配而被选择。因此，返回地址值可用来调用不同的返回指令响应，如异常返回响应或程序返回响应。一个或...

使用寄存器重命名的处理器２通过将重命名任务分成初始组和剩余组执行需要大量将要重命名的体系结构寄存器说明符的程序指令。首先执行初始组并将结果通过主通道３２传送用于进一步的处理。依次执行剩余组，结果通过后台通道３４传送用于进一步的处理。该技...

一种保护系统控制寄存器的数据处理设备和方法，处理逻辑执行软件例程，多个系统控制寄存器存储存储系统资源的访问控制信息。此外，提供了至少一个写入控制寄存器，其每个字段与一个或多个系统控制寄存器相关联。禁止控制逻辑生成禁止信号，并且当禁止信号...

一种数据处理设备，包括可操作以经总线与至少一个接受方通信的至少一个发起方；至少一个发起方包括将数据发送到总线的输出端口和从总线接收数据的输入端口；数据处理设备还包括发起方时钟信号发生器、发起方输出使能信号发生器和发起方输入使能信号发生器...

一种集成电路包括差错检测电路３２３０－１至３２３０－４，这些差错检测电路能够检测到在预定时间窗口内的信号数值中的转变，这些转变指示集成电路在操作中的差错。该集成电路还包括存储单元３２９６，它能够存储数据处理装置的恢复状态，该恢复状态包括...