用于逻辑卷初始化的存储控制器与主机协作制造技术

一种设备包括用于访问逻辑卷的存储控制器。该存储控制器与主机协作来初始化该逻辑卷，使得主机资源执行该逻辑卷的初始化的一部分。

【技术实现步骤摘要】
【国外来华专利技术】【专利摘要】一种设备包括用于访问逻辑卷的存储控制器。该存储控制器与主机协作来初始化该逻辑卷，使得主机资源执行该逻辑卷的初始化的一部分。【专利说明】用于逻辑卷初始化的存储控制器与主机协作
技术介绍
存储控制器(如独立磁盘冗余阵列(RAID)控制器)用来将物理存储器设备(如硬盘或其它存储设备)组织成能由主机访问的逻辑卷。为了最佳性能，存储控制器可以对逻辑卷进行初始化。初始化可以是对逻辑卷的奇偶校验初始化过程、重建过程、RAID等级/条带大小迁移过程、卷扩展过程或擦除过程。存储控制器的存储器资源限制存储控制器能够对逻辑卷执行初始化过程的速率。进一步地，初始化过程期间同时发生的主机输入/输出(I/o)操作不促进初始化过程且会消耗存储控制器资源，这妨碍存储控制器向完成初始化过程进展。此外，随着硬件发展，物理磁盘容量的大小正在增加，从而增加了完成对逻辑卷的初始化过程所需要的单独I/o操作的数量。随着对性能和冗余的增加的需求，初始化过程正变得越来越久，这会导致存储控制器的非最佳性能。更长的初始化时间导致更大量的时间处于低性能状态(例如，关于未完成的奇偶校验初始化过程)或处于具有逻辑卷多个部分的数据冗余丢失的退化状态(例如，关于未完成的重建过程)。【专利附图】【附图说明】图1是图示系统的一个示例的框图。图2是图示服务器的一个示例的框图。图3是图示存储控制器的一个示例的框图。图4是图示逻辑卷初始化的一个示例的功能框图。图5是图示稀疏序列元数据结构的一个示例的框图。图6是图示经由稀疏序列元数据结构更新/跟踪元数据的一个示例的功能框图。图7是图示用于初始化逻辑卷的方法的一个示例的流程图。【具体实施方式】在下面的详细描述中，参照附图，附图构成本说明书的一部分，并且附图中通过图示示出可以实践本公开内容的特定示例。应理解，可以使用其它示例，并且在不脱离本公开内容的范围的情况下可以进行结构变化或逻辑变化。因此，下面的详细描述不应当从限制意义上去考虑，并且本公开内容的范围由所附权利要求限定。应理解，除非另外特别指出，否则本文描述的各示例的特征可以彼此结合。图1是图示系统100的一个示例的框图。系统100包括主机102、存储控制器106以及存储设备110。主机102经由通信链路104可通信地联接至存储控制器106。存储控制器106经由通信链路108可通信地联接至存储设备110。主机102是计算设备，如服务器、个人计算机或使用逻辑块寻址从存储设备110读取数据和在存储设备110中存储数据的其它合适的计算设备。存储控制器106提供主机102和存储设备110之间的接口，该接口用于将由主机102使用的逻辑块地址转换成用于访问存储设备110的物理块地址。存储控制器106还对被映射至存储设备110的物理卷的逻辑卷执行初始化过程，该初始化过程包括奇偶校验初始化过程、重建过程、独立磁盘冗余阵列(RAID)等级/条带大小迁移过程、卷扩展过程、擦除过程和/或其它合适的初始化过程。在初始化过程期间，存储控制器106通过跟踪存储控制器106和主机102对正被初始化的一个或多个逻辑卷执行的写操作来跟踪初始化过程的进展。在一个示例中，通过跟踪用户发起的由主机102对正被初始化的逻辑卷执行的写操作(即在初始化过程之外通过存储控制器的正常使用生成的写操作)，主机102间接促进初始化过程的完成，因为存储控制器106不必重复由主机102执行的写操作。在另一示例中，主机102还通过与存储控制器106协作直接执行关于初始化过程的写操作的至少一部分来主动促进初始化过程的完成。与不能与主机协作的传统存储控制器相比，主机102和存储控制器106的用于完成对逻辑卷的初始化过程的协作加快了初始化过程。因此，逻辑卷比在传统系统中更快返回到高性能操作状态。此外，在一个示例中，能够分配未使用的主机资源来执行初始化过程，从而更有效地利用可用资源。在一个示例中，通过使主机输入/输出(I/o)能管理用于执行初始化过程的主机资源，用户能够直接指定初始化过程的速率。图2是图示服务器120的一个示例的框图。服务器120包括处理器122、存储器126、存储控制器106以及其它设备128 (I)-128 (η)，其中“η”是代表其它设备的任意合适数量的整数。在一个示例中，处理器122、存储器126以及其它设备128(1)-128 (η)提供之前关于图1描述和示出的主机102。处理器122、存储器126、存储控制器106以及其它设备128(1)-128 (η)经由通信链路124彼此可通信地联接。在一个示例中，通信链路124是总线。在一个示例中，通信链路124是高速总线，如外围组件高速互连(PCIe)总线或其它合适的高速总线。其它设备128 (I)-128 (η)包括网络接口、其它存储控制器、显示适配器、I/O设备和/或提供服务器120的一部分的其它合适设备。处理器122包括中央处理器(CPU)或其它合适的处理器。在一个示例中，存储器126存储由处理器122运行的、用于操作服务器120的指令。存储器126包括易失性存储器和/或非易失性存储器任意合适组合，如随机存取存储器(RAM)、只读存储器(ROM)、闪存和/或其它合适的存储器的组合。处理器122经由存储控制器106访问存储设备110 (图1)。处理器122资源用于与存储控制器106协作，以如之前关于图1所描述那样对逻辑卷执行初始化过程。图3是图示存储控制器106的一个示例的框图。存储控制器106包括处理器130、存储器132以及存储协议设备134。处理器130、存储器132以及存储协议设备134经由通信链路124可通信地彼此联接。存储协议设备134经由通信链路108可通信地联接至存储设备110(a)-110(m)，其中“m”是代表存储设备的任意合适数量的整数。存储设备110(l)-110(m)包括硬盘驱动器、闪存驱动器、光驱和/或其它合适的存储设备。在一个示例中，通信链路108包括总线，如串行高级技术附件(SATA)总线或其它合适的总线。处理器130包括中央处理器(CPU)、控制器或其它合适的处理器。在一个示例中，存储器132存储由处理器130运行的、用于操作存储控制器106的指令。存储器132包括易失性存储器和/或非易失性存储器的任意合适的组合，如RAM、R0M、闪存和/或其它合适的存储器的组合。存储协议设备134将从主机接收的、送往存储控制器106的命令转换成用于访问存储设备110(l)-110(m)的命令。处理器130运行用于将从主机接收的逻辑块地址转换成用于访问存储设备110(l)-110(m)的物理块地址的指令。此外，处理器130运行之前关于图1描述的用于对被映射至存储设备110(a)-110(m)的物理卷的逻辑卷执行初始化过程的指令以及用于执行跟踪该初始化过程的进展的指令。图4是图示逻辑卷160(l)_160(y)的初始化的一个示例的功能框图138，其中“y”是代表逻辑卷的任意合适数量的整数。逻辑卷160 (1)-160 (y)被映射到存储设备110(l)-110(m)的物理卷(图3)。主机102经由如146所示的通信链路124向存储控制器106发送控制命令。存储控制器106经由如148所示的通信链路124向主机102发送控制命本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】

【专利技术属性】
技术研发人员：纳撒尼尔·S·德内韦，约瑟夫·大卫·布莱克，仁·Q·沃，
申请(专利权)人：惠普发展公司，有限责任合伙企业，
类型：
国别省市：