一种利用图式标明HPD逻辑可靠性的方法技术

一种利用图式标明HPD逻辑可靠性的方法，包括由Verilog语言描述的逻辑功能模块，其特征在于，首先建立一个图式文件，然后在图式文件中进行如下操作：步骤1、将逻辑功能模块中的所有信号类型用相应的信号图式符号进行表示；步骤2、将逻辑功能模块中的阻塞赋值关系、非阻塞赋值关系和约束关系分别用相应的关系图式符号替换，根据逻辑功能模块的输出来反推各信号类型的连接关系，然后在图式文件中从结尾逐级向上用相应的关系图式符号对各信号图式符号进行连接；步骤3、在连接过程中，出现两个或两个以上的下级信号图式符号与同一个上级信号图式符号连接的情况时，复制此上级信号图式符号并分别与相应的下级信号图式符号建立连接关系；步骤4、在相同或不同层级的信号图式符号出现重复时，对类型为变量的重复信号图式符号用重用图式符号进行标明，同时建立针对此信号图式符号的下级连接图式的连接子图，连接子图用带有对应调用图式符号的此信号图式符号标识；步骤5、建立一个表示最终逻辑输出的功能信号图式，然后与图式文件中涉及到输出的信号图式符号连接，得到逻辑功能模块无闭环的树形逻辑关系图式。

【技术实现步骤摘要】
【专利摘要】本专利技术公开一种利用图式标明HPD逻辑可靠性的方法，包括由Verilog语言描述的逻辑功能模块，首先建立一个图式文件，然后将逻辑功能模块中的所有信号类型用相应的信号图式符号进行表示，逻辑关系用相应的关系图式符号表示，且每个信号图式符号之间仅存在唯一的引用关系，对重复的内容建立连接子图，最终得到一个无闭环的树形逻辑关系图式。本专利技术建立了HPD可靠性验证的并发逻辑图式方法，可以将逻辑的代码转化成无闭环的树形单向结构，它是从逻辑可靠性的角度出发，将对逻辑功能正确性的影响较大的逻辑元素之间的相互关联以及并发情况直观地、规范地表达出来。通过验证图式中逻辑元素交互情况的正确性，来指导进一步的逻辑可靠性验证工作。【专利说明】—种利用图式标明HPD逻辑可靠性的方法
本专利技术涉及HPD逻辑的验证
，特别是针对用Verilog语言描述的逻辑的可靠性验证。
技术介绍
并发性是Hro逻辑的主要特点，并发的Hro逻辑容易出现竞争、死锁等不确定性问题，例如同时访问同一个资源、进程阻塞或某个状态达不到。因此，Hro逻辑的可靠性验证首先需要关注其并发性，然后验证由并发引起的竞争、死锁等不确定性问题对HPD逻辑的影响。目前，HPD逻辑的可靠性验证方法主要有仿真验证、模型检测(形式化验证)和动态故障树分析验证。仿真一直是HPD逻辑可靠性验证的主要手段，仿真验证的目标是尽可能覆盖所有逻辑功能的语句、分支、表达式和条件等，由于目前的仿真和硬件测试方法的覆盖率很难满足核安全级的全面覆盖的要求，从而难以保证其可靠性。基于模型检测的形式化验证方法利用时态逻辑来表达HPD的并发性，在时态逻辑中，时间并不是显式地表述，相反，在公式中可能会描述某个指定状态最终(eventual Iy)会到达，或者会描述某个错误状态从不(never)进入。性质eventually,never可以用时态算子说明，这些算子也可以和逻辑连接词(V、Λ、Π )结合在一起或嵌套使用，构成更复杂的时态逻辑公式来描述并验证并发系统的性质。动态故障树的基础是布尔类元素和与/或等逻辑门，与HPD逻辑的特性十分相符。动态故障树以静态故障树为基础，引入了动态逻辑门。动态故障树分析方法综合了故障树分析方法和马尔科夫模型两者的优点，并采用二元决策图法和马尔可夫过程方法求解，可以获得HPD逻辑的可靠性情况。动态故障树方法主要面向复杂的实现层面的对象，而不是分布式架构。动态故障树是一种通用的方法，对高并发逻辑的描述比较困难。
技术实现思路
为解决现有技术主中Hro逻辑的可靠性验证比较困难的问题，本专利技术提供一种利用图式显示HPD逻辑功能块中各元素之间逻辑关系的方法，具体方案如下:一种利用图式标明HPD逻辑可靠性的方法，包括由Verilog语言描述的逻辑功能模块，其特征在于，首先建立一个图式文件，然后在图式文件中进行如下操作:步骤1、将逻辑功能模块中的所有信号类型用相应的信号图式符号进行表示；步骤2、将逻辑功能模块中的阻塞赋值关系、非阻塞赋值关系和约束关系分别用相应的关系图式符号替换，根据逻辑功能模块的输出来反推各信号类型的连接关系，然后在图式文件中从结尾逐级向上用相应的关系图式符号对各信号图式符号进行连接；步骤3、在连接过程中，出现两个或两个以上的下级信号图式符号与同一个上级信号图式符号连接的情况时，复制此上级信号图式符号并分别与相应的下级信号图式符号建立连接关系；步骤4、在相同或不同层级的信号图式符号出现重复时，对类型为变量的重复信号图式符号用重用图式符号进行标明，同时建立针对此信号图式符号的下级连接图式的连接子图，连接子图用带有对应调用图式符号的此信号图式符号标识；步骤5、建立一个表示最终逻辑输出的功能信号图式，然后与图式文件中涉及到输出的信号图式符号连接，得到逻辑功能模块无闭环的树形逻辑关系图式。为获取信号图式符号的时序信息:所述信号图式符号中，当一个关系图式符号两端的信号图式符号相同时，分别对相应的信号图式符号进行时域标识。为获取信号图式符号的重要度信息:所述信号图式符号中包含有重要度信息，所述重要度信息根据各信号图式符号在图式文件中的出现次数、层级和加权系数的乘积得到。为对信号进行针对处理:所述的变量不包括在图式上结构已知或固定的输入信号类型、保持信号类型和自运算信号类型。为简化图式文件:当同一个信号图式符号连接有两个相同的信号图式符号时，删除多余的重复信号图式符号仅保留一个。本专利技术建立了 HPD可靠性验证的并发逻辑图式方法，可以将逻辑的代码转化成无闭环的树形单向结构，它是从逻辑可靠性的角度出发，将对逻辑功能正确性的影响较大的逻辑元素之间的相互关联以及并发情况直观地、规范地表达出来。通过验证图式中逻辑元素交互情况的正确性，来指导进一步的逻辑可靠性验证工作。本专利技术中图式文件可通过对用规范化的Verilog语言开发的逻辑功能模块的转换获得，完成后的图式文件可用于需求、设计和实现阶段。本专利技术的图式方法可与形式化方法配合使用，在概要设计阶段进行系统化验证。通过重用/调用图式，使重复出现的信号类型得到简化，对重复的变量信号建立连接子图，并用重用和调用符号建立连接子图与上层图式之间的关系，大大简化了复杂模块或大规模程序的表示。本专利技术适用符合Verilog语言规范的同步逻辑功能模块，该逻辑由以下几部分组成:模块首行(module module_name开头)、端口定义、I/O说明、内部信号声明(wire/reg)和功能定义(assign块或always块)、结束行(endmodule)。【专利附图】【附图说明】图1本专利技术的信号处理和分析流程示意图；图2本专利技术的步骤流程图；图3逻辑功能模块中的信号类型转化为信号图式符号的示意图；图4本专利技术中的信号图式符号和关系图式符号示意图；图5本专利技术的图式文件带有重复信号类型和连接子图时的示意图；图6带有时序信息的信号图式符号；图7带有重要度的信号图式符号。【具体实施方式】如图1、2所示，本专利技术的利用图式标明HPD逻辑可靠性的方法，包括由Veri log语言描述的逻辑功能模块，首先用图形工具软件建立一个图式文件，如Visio，，然后在图式文件中进行如下操作:101、将逻辑功能模块中的所有信号类型用相应的信号图式符号进行表示；在Verilog的逻辑功能模块中信号类型包括I/O端口信号和内部信号，信号的数据类型有reg型、wire型、integer型和parameter型，前两类信号为变量信号，后两者数据类型的信号为常量信号。表1为本专利技术涉及的Verilog语言描述的逻辑功能模块部分内容；【权利要求】1.一种利用图式标明Hro逻辑可靠性的方法，包括由Verilog语言描述的逻辑功能模块，其特征在于，首先建立一个图式文件，然后在图式文件中进行如下操作: 步骤1、将逻辑功能模块中的所有信号类型用相应的信号图式符号进行表示； 步骤2、将逻辑功能模块中的阻塞赋值关系、非阻塞赋值关系和约束关系分别用相应的关系图式符号替换，根据逻辑功能模块的输出来反推各信号类型的连接关系，然后在图式文件中从结尾逐级向上用相应的关系图式符号对各信号图式符号进行连接； 步骤3、在连接过程中，出现两个或两个以上的下级信号图式符号与同一个上级信号图式符号连接的情况时本文档来自技高网...

【技术保护点】
一种利用图式标明HPD逻辑可靠性的方法，包括由Verilog语言描述的逻辑功能模块，其特征在于，首先建立一个图式文件，然后在图式文件中进行如下操作：步骤1、将逻辑功能模块中的所有信号类型用相应的信号图式符号进行表示；步骤2、将逻辑功能模块中的阻塞赋值关系、非阻塞赋值关系和约束关系分别用相应的关系图式符号替换，根据逻辑功能模块的输出来反推各信号类型的连接关系，然后在图式文件中从结尾逐级向上用相应的关系图式符号对各信号图式符号进行连接；步骤3、在连接过程中，出现两个或两个以上的下级信号图式符号与同一个上级信号图式符号连接的情况时，复制此上级信号图式符号并分别与相应的下级信号图式符号建立连接关系；步骤4、在相同或不同层级的信号图式符号出现重复时，对类型为变量的重复信号图式符号用重用图式符号进行标明，同时建立针对此信号图式符号的下级连接图式的连接子图，连接子图用带有对应调用图式符号的此信号图式符号标识；步骤5、建立一个表示最终逻辑输出的功能信号图式，然后与图式文件中涉及到输出的信号图式符号连接，得到逻辑功能模块无闭环的树形逻辑关系图式。

【技术特征摘要】

【专利技术属性】
技术研发人员：秦宇，高玉斌，袁劲涛，张亚栋，赵云飞，
申请(专利权)人：北京广利核系统工程有限公司，中国广核集团有限公司，
类型：发明
国别省市：