一种基于PicoBlaze的MVB控制器，其特征在于包括pMVB控制器，通信存储器，ARM适配器，总线仲裁器；其中，所述pMVB控制器、通信存储器、ARM适配器、总线仲裁器分别与外部总线BUS1连接；所述pMVB控制器与通信存储器通过数据线连接，所述ARM适配器分别与外部ARM处理器、所述总线仲裁器连接；所述通信存储器用于存储网络通信数据和输入的控制信息，并将其发送给所述pMVB控制器；所述pMVB控制器用于响应所述控制信息，并对所述通信数据进行数据编码后经外部总线BUS1发送至MVB总线上；同时所述pMVB控制器对收到的MVB总线数据进行解码并触发中断，进行相应的中断处理；所述总线仲裁器负责根据所述pMVB控制器发送的指令进行总线仲裁工作，以及保证同一时间只有一个处理器能访问所述通信存储器；所述ARM适配器作为所述外部ARM处理器访问所述通信存储器的代理，并且响应所述总线仲裁器的仲裁分配。
【技术实现步骤摘要】
【专利摘要】本专利技术公开了一种基于PicoBlaze的MVB控制器，属于轨道列车通信领域。本专利技术包括pMVB控制器，通信存储器，ARM适配器，总线仲裁器；其中，pMVB控制器、通信存储器、ARM适配器、总线仲裁器分别与外部总线BUS1连接；pMVB控制器与通信存储器通过数据线连接，ARM适配器分别与外部ARM处理器、总线仲裁器连接；通信存储器用于存储网络通信数据和输入的控制信息，并将其发送给pMVB控制器；pMVB控制器用于响应控制信息，并对通信数据进行数据编码后经外部总线BUS1发送至MVB总线上；同时对收到的pMVB总线数据进行解码并触发中断；总线仲裁器负责根据pMVB控制器发送的指令进行总线仲裁工作。【专利说明】—种基于PicoBIaze的MVB控制器
本专利技术涉及一种基于PicoBlaze的MVB控制器，属于轨道列车通信领域，是一种研发符合TCN网络通信标准的通信设备核心部件。
技术介绍
MVBC (多功能车辆总线控制器)是MVB总线上的新一代核心处理器，它独立于物理层和功能设备，为在总线上的各个设备提供通讯接口和通讯服务。现有基于TCN网络的车辆通信设备主要是MVB网卡等设备，其内部都采用西门子的MVBCSl芯片(MVB控制器)或者通过Verilog编写MVBC控制逻辑实现，西门子MVBCSl芯片由于受国外行业垄断，国内没有相关的专用芯片，而通过Verilog编写MVBC控制逻辑又过于复杂，且实时性和可靠性因人而异，无法得到保障。目前同类产品主要存在以下不足之处:(I)受制于国外技术的垄断，没有核心技术，无法真正实现相关产品国产化；(2)开发难度大，对于采用软件实现方式，控制逻辑较为复杂，且开发难度较大；(3)处理效率低，采用Verilog实现MVBC控制逻辑的运行效率远远低于采用芯片的处理效率。
技术实现思路
针对现有技术中存在的上述技术问题，本专利技术的目的在于提供一种基于PicoBlaze 的 MVB 控制器，其主要由 pMVBControler、AMRAdapter、Traffic Memory>BusArbiter四大模块组成,如图1所示。本专利技术的技术方案为:一种基于PicoBlaze的MVB控制器，其特征在于包括pMVB控制器，通信存储器，ARM适配器，总线仲裁器；其中，所述pMVB控制器、通信存储器、ARM适配器、总线仲裁器分别与外部总线BUSl连接；所述pMVB控制器与通信存储器通过数据线连接，所述ARM适配器分别与外部ARM处理器、所述总线仲裁器连接；所述通信存储器用于存储网络通信数据和输入的控制信息，并将其发送给所述PMVB控制器；所述pMVB控制器用于响应所述控制信息，并对所述通信数据进行数据编码后经外部总线BUSl发送至MVB总线上；同时所述pMVB控制器对收到的MVB总线数据进行解码并触发中断，进行相应的中断处理；所述总线仲裁器负责根据所述pMVB控制器发送的指令进行总线仲裁工作，以及保证同一时间只有一个处理器能访问所述通信存储器；所述ARM适配器作为所述外部ARM处理器访问所述通信存储器的代理，并且响应所述总线仲裁器的仲裁分配。所述pMVB控制器包括片内处理器PicoBlaze，总线控制器，远程调用中断生成器，数据交换区DRAM，编码器，解码器，中断控制器，定时器；所述定时器与内部总线BUSO及所述中断控制器相连，所述数据交换区DRAM分别与内部总线BUSO和外部总线BUSl相连，所述远程调用中断生成器与内部总线BUSO连接；其中，所述片内处理器PicoBlaze与所述总线控制器数据连接，用于根据输入的控制信息对总线控制器内部的状态或控制指令数据进行处理，并响应来自内部中断控制器产生的中断信号，执行中断处理；所述总线控制器与内部总线BUSO和外部总线BUSl连接，用于对片内处理器PicoBlaze及内部总线BUSO和外部总线BUSl进行管理，即切换片内处理器PicoBlaze和外部ARM处理器对内部总线BUSO和外部总线BUSl的控制权；所述远程调用中断生成器用于控制通信存储器和外部ARM处理器的通信；所述编码器与内部总线BUSO相连，用于对MVB数据进行曼彻斯特编码；所述解码器与内部总线BUSO及中断控制器相连，用于对MVB数据进行解码并触发生成中断控制信号；所述中断控制器与所述片内处理器PicoBlaze相连，用于向所述片内处理器PicoBlaze上报中断控制信号。所述pMVB控制器还包括一用于片内处理器PicoBlaze运行的缓存器RAM，其中缓存器RAM与内部总线BUSO连接。所述片内处理器PicoBlaze为Xilinx的8位PicoBlaze处理器。所述通信存储器针对Source使用Page机制,针对Sink使用Disable机制。如图1所示，pMVBControler(pMVB控制器，即微型车辆总线控制器核，是MVB控制器的核心)与Traffic Memory相连,负责对MVB数据进行编解码的处理，以及外部ARM处理器与Traffic Memory (通信存储器)之间的通信等相关控制,控制信息一般由用户输入；Traffic Memory (通信存储器)用于存储网络通信的数据和外部输入的控制信息，分别与pMVBControler (pMVB控制器)连接、以及与外部总线BUSl连接，通信存储器通过与BUSl总线连接的AMRAdapter (ARM适配器)与外部ARM处理器进行数据交互；AMRAdapter (ARM适配器)与外部ARM处理器相连，作为外部ARM处理器访问Traffic Memory (通信存储器)的代理，并且响应BUSArbiter (总线仲裁器)的仲裁分配；BusArbiter (总线仲裁器)与BUSl总线(即外部总线)及AMRAdapter (ARM适配器)相连,负责总线仲裁工作,BusArbiter保证同一时间只有一个处理器能访问TrafficMemory。本专利技术的pMVB控制器结构图如图2所示，所述pMVBControler (pMVB控制器)模块包含Xilinx的8位片内处理器PicoBlaze，总线控制器PicoBusC，用于和外部ARM处理器通信的远程调用中断生成器InterruptGen和数据交换区DRAM，还包含MVB总线相关的编码器Encoder、解码器Decoder、中断控制器InterruptC, PicoBlaze的程序运行区RAM。其中所述PicoBlaze处理器与PicoBusC控制器相连，PicoBlaze处理器根据用户输入的控制信息对总线控制器PicoBusC内部的状态或控制指令数据进行处理，并响应来自中断控制器InterruptC产生的中断信号，执行中断处理；所述PicoBusC控制器与片内处理器PicoBlaze及内部总线(BUSO)、外部总线(BUSl)相连，对片内处理器及内部总线(BUSO)、外部总线(BUSl)进行管理，即总线控制权的切换；所述数据交换区DRAM和远程调用中断生成器InterruptGen分别与内部总线(BUSO)相连,远程调用中断生成器InterruptGen用于控制通信存储器和外部ARM处理器进行通信；所述编码器Encoder与内部总线相连，用于对MVB本文档来自技高网...
【技术保护点】
一种基于PicoBlaze的MVB控制器，其特征在于包括pMVB控制器，通信存储器，ARM适配器，总线仲裁器；其中，所述pMVB控制器、通信存储器、ARM适配器、总线仲裁器分别与外部总线BUS1连接；所述pMVB控制器与通信存储器通过数据线连接，所述ARM适配器分别与外部ARM处理器、所述总线仲裁器连接；所述通信存储器用于存储网络通信数据和输入的控制信息，并将其发送给所述pMVB控制器；所述pMVB控制器用于响应所述控制信息，并对所述通信数据进行数据编码后经外部总线BUS1发送至MVB总线上；同时所述pMVB控制器对收到的MVB总线数据进行解码并触发中断，进行相应的中断处理；所述总线仲裁器负责根据所述pMVB控制器发送的指令进行总线仲裁工作，以及保证同一时间只有一个处理器能访问所述通信存储器；所述ARM适配器作为所述外部ARM处理器访问所述通信存储器的代理，并且响应所述总线仲裁器的仲裁分配。
【技术特征摘要】
【专利技术属性】
技术研发人员：李明树，赵琛，武斌，包瑜亮，郭亮，刘立宇，侯玮玮，于佳晨，
申请(专利权)人：中国科学院软件研究所，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。