用于控制处理器指令执行的系统和方法。在一个示例中，用于使由处理器执行的指令的数量同步的方法包括指示第一处理器经由第一组迭代来迭代地执行指令直到经过预定时段。在该第一组迭代的每个迭代中执行的指令的数量小于在该第一组迭代中的之前迭代中执行的指令的数量。方法还包括指示第二处理器经由第二组迭代来迭代地执行指令直到经过预定时段。在该第二组迭代的每个迭代中执行的指令的数量小于在该第二组迭代中的之前迭代中执行的指令的数量。该方法包括确定是否要执行额外的指令。
【技术实现步骤摘要】
【专利摘要】用于控制处理器指令执行的系统和方法。在一个示例中，用于使由处理器执行的指令的数量同步的方法包括指示第一处理器经由第一组迭代来迭代地执行指令直到经过预定时段。在该第一组迭代的每个迭代中执行的指令的数量小于在该第一组迭代中的之前迭代中执行的指令的数量。方法还包括指示第二处理器经由第二组迭代来迭代地执行指令直到经过预定时段。在该第二组迭代的每个迭代中执行的指令的数量小于在该第二组迭代中的之前迭代中执行的指令的数量。该方法包括确定是否要执行额外的指令。【专利说明】
本文公开的主旨涉及处理器，并且更特别地，涉及。
技术介绍
处理器(例如，中央处理单元(CPU)、微处理器，等)用于在多种不同的应用中执行指令。例如，处理器可用于在具有高完整性、可用性和保证性要求的安全关键和/或任务关键的应用中执行指令。这样的应用可包括航空、火箭、飞船、军事用途、核电厂等等。在这样的应用中，两个或以上的处理器可配置成在规定的时间量内执行特定数量的指令。例如，两个或以上的处理器可配置成采用同步方式操作使得两个或以上的处理器大致上同时开始和/或结束操作。遗憾地，如果两个或以上的处理器未大致上同时开始和/或结束操作，来自这两个或以上的处理器的结果可能不可靠和/或不可用。
技术实现思路
根据实施例，用于使由处理器执行的指令的数量同步的方法包括指示第一处理器经由第一组迭代来迭代地执行指令直到经过预定时段。在该第一组迭代的每个迭代中执行的指令的数量小于在该第一组迭代中的之前迭代中执行的指令的数量。方法还包括指示第二处理器经由第二组迭代来迭代地执行指令直到经过预定时段。在该第二组迭代的每个迭代中执行的指令的数量小于在该第二组迭代中的之前迭代中执行的指令的数量。该方法包括确定在预定时段期间由第一处理器执行的指令的第一总数量并且确定在预定时段期间由第二处理器执行的指令的第二总数量。该方法还包括如果指令的第二总数量小于指令的第一总数量则指示第二处理器执行第一计算数量的指令。根据另一个实施例，方法包括接收到系统内的输入数据、将该输入数据提供给多个处理器、使用该输入数据执行应用码以从处理器产生相应数量的输出以及对该相应数量的输出应用分布式一致性算法来产生一致性输出。处理器包括第一处理器，其配置成经由第一组迭代来迭代地执行指令直到经过预定时间段。在该第一组迭代的每个迭代中执行的指令的数量小于在该第一组迭代中的之前迭代中执行的指令的数量。处理器还包括第二处理器，其配置成经由第二组迭代来迭代地执行指令直到经过预定时段。在该第二组迭代的每个迭代中执行的指令的数量小于在该第二组迭代中的之前迭代中执行的指令的数量。根据另外的实施例，用于使处理器同步的系统包括第一处理器，其配置成经由第一组迭代来迭代地执行指令直到经过预定时间段。在该第一组迭代的每个迭代中执行的指令的数量小于在该第一组迭代中的之前迭代中执行的指令的数量。系统还包括第二处理器，其配置成经由第二组迭代来迭代地执行指令直到经过预定时段。在该第二组迭代的每个迭代中执行的指令的数量小于在该第二组迭代中的之前迭代中执行的指令的数量。系统包括第三处理器，其配置成经由第三组迭代来迭代地执行指令直到经过预定时段。在该第三组迭代的每个迭代中执行的指令的数量小于在该第三组迭代中的之前迭代中执行的指令的数量。提供一种用于使由多个处理器执行的指令的数量同步的方法，其包括: 指示第一处理器经由第一多个迭代来迭代地执行指令直到经过预定时段，其中在所述第一多个迭代的每个迭代中执行的指令的数量小于在所述第一多个迭代中的之前迭代中执行的指令的数量； 指示第二处理器经由第二多个迭代来迭代地执行指令直到经过预定时段，其中在所述第二多个迭代的每个迭代中执行的指令的数量小于在所述第二多个迭代中的之前迭代中执行的指令的数量； 确定在所述预定时段期间由所述第一处理器执行的指令的第一总数量； 确定在所述预定时段期间由所述第二处理器执行的指令的第二总数量；并且如果指令的所述第二总数量小于指令的所述第一总数量则指示所述第二处理器执行第一计算数量的指令。优选的，所述方法包括如果指令的所述第一总数量小于指令的所述第二总数量则指示所述第一处理器执行第二计算数量的指令。优选的，所述方法包括如果指令的所述第一总数量大于或等于指令的所述第二总数量则指示所述第一处理器延迟处理。优选的，所述方法包括如果指令的所述第二总数量大于或等于指令的所述第一总数量则指示所述第二处理器延迟处理。优选的，所述方法包括指示第三处理器经由第三多个迭代来迭代地执行指令直到经过所述预定时段，其中在所述第三多个迭代的每个迭代中执行的指令的数量小于在所述第三多个迭代中的之前迭代中执行的指令的数量。优选的，所述方法包括确定在所述预定时段期间由所述第三处理器执行的指令的第三总数量。优选的，所述方法包括如果指令的所述第三总数量小于指令的所述第一总数量或指令的所述第二总数量则指示所述第三处理器执行第三计算数量的指令。优选的，所述方法包括如果指令的所述第三总数量大于或等于指令的所述第一总数量并且如果指令的所述第三总数量大于或等于指令的所述第二总数量则指示所述第三处理器延迟处理。优选的，所述方法包括如果指令的所述第一总数量小于指令的所述第二总数量或指令的所述第三总数量则指示所述第一处理器执行第二计算数量的指令。优选的，所述方法包括如果指令的所述第一总数量大于或等于指令的所述第二总数量并且如果指令的所述第一总数量大于或等于指令的所述第三总数量则指示所述第一处理器延迟处理。优选的，所述方法包括如果指令的所述第二总数量小于指令的所述第一总数量或指令的所述第三总数量则指示所述第二处理器执行第一计算数量的指令。优选的，所述方法包括如果指令的所述第二总数量大于或等于指令的所述第一总数量并且如果指令的所述第二总数量大于或等于指令的所述第三总数量则指示所述第二处理器延迟处理。提供一种方法，其包括: 接收到系统内的输入数据； 将所述输入数据提供给多个处理器； 使用所述输入数据执行应用码以从所述多个处理器产生相应的多个输出；以及 对所述相应的多个输出应用分布式一致性算法来产生一致性输出； 其中所述多个处理器包括: 第一处理器，其配置成经由第一多个迭代来迭代地执行指令直到经过预定时段，其中在所述第一多个迭代的每个迭代中执行的指令的数量小于在所述第一多个迭代中的之前迭代中执行的指令的数量；以及 第二处理器，其配置成经由第二多个迭代来迭代地执行指令直到经过预定时段，其中在所述第二多个迭代的每个迭代中执行的指令的数量小于在所述第二多个迭代中的之前迭代中执行的指令的数量。优选的，执行所述输入数据包括确定在所述预定时段期间由所述第一处理器执行的指令的第一总数量并且确定在所述预定时段期间由所述第二处理器执行的指令的第二总数量。优选的，执行所述输入数据包括如果指令的所述第二总数量小于指令的所述第一总数量则指示所述第二处理器执行计算数量的指令。优选的，执行所述输入数据包括如果指令的所述第二总数量大于或等于指令的所述第一总数量则指示所述第二处理器延迟处理。提供一种用于使处理器同步的系统，其包括: 第一处理器，其配置成经由第一多个迭代来迭代地执行指令直到经过预定时段，其中在所述第一多个迭代的每个迭本文档来自技高网...
【技术保护点】
一种用于使由多个处理器执行的指令的数量同步的方法，包括：指示第一处理器经由第一多个迭代来迭代地执行指令直到经过预定时段，其中在所述第一多个迭代的每个迭代中执行的指令的数量小于在所述第一多个迭代中的之前迭代中执行的指令的数量；指示第二处理器经由第二多个迭代来迭代地执行指令直到经过预定时段，其中在所述第二多个迭代的每个迭代中执行的指令的数量小于在所述第二多个迭代中的之前迭代中执行的指令的数量；确定在所述预定时段期间由所述第一处理器执行的指令的第一总数量；确定在所述预定时段期间由所述第二处理器执行的指令的第二总数量；并且如果指令的所述第二总数量小于指令的所述第一总数量则指示所述第二处理器执行第一计算数量的指令。
【技术特征摘要】
...
【专利技术属性】
技术研发人员：WD史密斯二世，SNU艾哈迈德，JM迪克马，
申请(专利权)人：通用电气公司，
类型：发明
国别省市：美国;US
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。