基于Zynq系列FPGA的雷达成像方法技术

本发明专利技术公开了一种基于Zynq系列FPGA的雷达成像方法，主要解决现有成像系统结构复杂、开发周期长及不具有可移植性的问题。其实现步骤是：用Matlab软件生成雷达成像所需的数据，并导入到Vidado?HLS软件中，在该软件中对数据进行脉冲压缩，以实现雷达成像；优化实现雷达成像的过程，并将优化后的结果转换为寄存器传输级RTL；用Modelsim软件对寄存器传输级RTL进行时序仿真，以满足握手机制；用Vivado?HLS软件导出满足握手机制的寄存器传输级，使其变为具有雷达成像功能的通用型IP核；在FPGA中调用生成的IP核，根据时序在IP核的输入端输入数据，在IP核的输出端得到雷达成像的数据，即完成在FPGA中的雷达成像。本发明专利技术简化了雷达成像系统的结构，缩短开发周期，且具有可移植性。

【技术实现步骤摘要】

本专利技术属于数字信号处理
，涉及一种用Zynq系列FPGA实现雷达成像方法，可广泛应用于目标跟踪、遥感、视频处理等领域。
技术介绍
合成孔径雷达SAR具有距离和方位二维高分辨率，能对场景作高分辨率的二维成像。可以全天候、全天时、远距离对目标进行检测和定位，在许多领域发挥着重要作用。雷达成像算法最基本的步骤就是脉冲压缩，在发射脉冲时，脉冲越窄，信号频带越宽，但发射很窄的脉冲，要有很高的峰值功率，实际困难很大，通常都采用大时宽的宽频带信号，接收后通过脉冲压缩得到窄脉冲。在已有的技术中，大部分都是用DSP去实现雷达成像，在最新制作的信号处理板卡中，主要是用TI公司最新推出的八核DSP去实现雷达成像，这种方法虽然开发效率高，但是实现质量比较差，处理速度慢，而且系统结构复杂，功耗非常大。为此出现用FPGA实现雷达成像的方法，例如2009年姜玮华在《电子科学》杂志第22卷第10期中发表的论文《基于FPGA雷达成像方位脉冲压缩系统的设计》中详细描述了如何用FPGA实现方位脉冲压缩，这种方法虽然也得到了很好的效果，但是此方法的实现过程复杂繁琐，资源利用率不高，而且必须要求开发人员具备很丰富的RTL调试经验，需要对FPGA程序进行反复的调试才能得到文献中给出的效果，这使得开发周期很长，而且此方法不具备可移植性，只能适用于特定的FPGA。
技术实现思路
本专利技术的目的在于针对已有技术的不足，提供一种用Zynq系列FPGA实现雷达成像的方法，以简化信号处理系统结构，缩短开发周期，且实现其可移植性。为实现上述目的，按如下步骤实施:(I)输入雷达信号的载波频率f。、脉冲宽度T和调频宽度B，目标到雷达的垂直距离R，在Matlab软件中分别生成雷达的回波信号数据、距离向匹配函数的数据以及方位向匹配函数的数据，并将这三个数据分别存放在三个不同的.dat文件中；(2)用Zynq系列FPGA自带的Vivado HLS软件读出三个.dat文件中的数据，并将读出的回波信号数据，分别与读出的距离向匹配函数数据和方位向匹配函数数据进行脉冲压缩，以实现在Vivado HLS软件中的雷达成像；(3)对在Vivado HLS软件中实现雷达成像的过程进行优化，使其资源利用率最小、吞吐率最大、处理速度最快，并将其转换为能加载到FPGA的寄存器传输级RTL ；(4)对步骤(3)中生成的寄存器传输级RTL进行时序仿真，判断寄存器传输级RTL的时序是否满足握手机制，如果满足则执行步骤(5)，反之，则返回步骤(3)对雷达成像的过程进行重新优化，直至寄存器传输级RTL的时序满足握手机制；(5)用Vivado HLS软件以IP-XACT的格式导出满足握手机制的寄存器传输级RTL，使寄存器传输级RTL变为具有雷达成像功能的通用型IP核，再将IP核添加到Zynq系列FPGA的IP核库中；(6)调用在FPGA中的IP核，并根据时序在IP核的输入端输入雷达回波信号数据、距离向匹配函数数据、方位向匹配函数数据，在IP核的输出端得到雷达成像的数据，即完成在FPGA中的雷达成像。本专利技术与现有技术相比具有以下优点:第一，本专利技术采用赛灵思公司推出的全球第一个可扩展的Zynq系列FPGA，这款新型FPGA将完整的ARM处理器片上系统SoC与28nm低功耗可编程逻辑紧密集成在一起。Zynq系列FPGA有丰富的内部资源和外部接口，处理速度快，灵活性好，功耗低。第二，本专利技术利用Zynq系列FPGA自带的高级综合工具Vivado HLS，直接把在Vivado HLS软件中实现的雷达成像代码转换成能够加载到FPGA的寄存器传输级RTL，且这个过程开发人员不需要了解任何关于寄存器传输级RTL的知识。这省去了开发人员手动编写、调试寄存器传输级RTL的繁琐过程，大大缩短开发周期，而且性能比在多核DSP中实现同样的算法提高40倍，功耗也更小。第三，本专利技术由于对在Vivado HLS软件中实现的雷达成像代码进行优化，其性能与手动编写的寄存器传输级RTL相近，即减小了资源利用率，提高了吞吐率，但比手动编写的寄存器传输级RTL的方法简单，且大大提 高了开发效率。第四，本专利技术用Vivado HLS软件以IP-XACT的格式导出的具有雷达成像功能的通用型IP核，不仅仅适用于Zynq系列FPGA，而且还适用于其他赛灵思公司的FPGA，具有非常好的可移植性。【附图说明】图1是本专利技术的实现总流程图；图2是本专利技术优化代码时使处理速度最快所采用的数据流dataflow模式示意图；图3是本专利技术的雷达成像图；【具体实施方式】下面结合附图对本专利技术做进一步详细描述。参照图1，本专利技术的具体实施步骤如下:步骤1.在Matlab软件中生成雷达成像所需的数据。(Ia)将雷达信号的载波频率f。、脉冲宽度T、调频宽度B、载机速度V和目标到雷达的垂直距离R，输入给商用Matlab软件，通过该软件生成雷达发射信号为:st U1) = ar U1) *exp (j π K (t^2),其中，h为快时间，aJh)为雷达发射信号的包络，K = I力雷达发射信号的调频率；(Ib)根据雷达回波信号是雷达发射信号的延迟的特性，雷达回波信号在距离快时间-方位慢时间域的表达式为:本文档来自技高网...

【技术保护点】
一种基于Zynq系列FPGA的雷达成像方法，包括如下步骤：（1）输入雷达信号的载波频率fc、脉冲宽度T和调频宽度B，目标到雷达的垂直距离R，在Matlab软件中分别生成雷达的回波信号数据、距离向匹配函数的数据以及方位向匹配函数的数据，并将这三个数据分别存放在三个不同的.dat文件中；（2）用Zynq系列FPGA自带的Vivado?HLS软件读出三个.dat文件中的数据，并将读出的回波信号数据，分别与读出的距离向匹配函数数据和方位向匹配函数数据进行脉冲压缩，以实现在Vivado?HLS软件中的雷达成像；（3）对在Vivado?HLS软件中实现雷达成像的过程进行优化，使其资源利用率最小、吞吐率最大、处理速度最快，并将其转换为能加载到FPGA的寄存器传输级RTL；（4）对步骤（3）中生成的寄存器传输级RTL进行时序仿真，判断寄存器传输级RTL的时序是否满足握手机制，如果满足则执行步骤（5），反之，则返回步骤（3）对雷达成像的过程进行重新优化，直至寄存器传输级RTL的时序满足握手机制；（5）用Vivado?HLS软件以IP?XACT的格式导出满足握手机制的寄存器传输级RTL，使寄存器传输级RTL变为具有雷达成像功能的通用型IP核，再将IP核添加到Zynq系列FPGA的IP核库中；（6）调用在FPGA中的IP核，并根据时序在IP核的输入端输入雷达回波信号数据、距离向匹配函数数据、方位向匹配函数数据，在IP核的输出端得到雷达成像的数据，即完成在FPGA中的雷达成像。...

【技术特征摘要】
1.一种基于Zynq系列FPGA的雷达成像方法,包括如下步骤: (1)输入雷达信号的载波频率f。、脉冲宽度T和调频宽度B，目标到雷达的垂直距离R，在Matlab软件中分别生成雷达的回波信号数据、距离向匹配函数的数据以及方位向匹配函数的数据，并将这三个数据分别存放在三个不同的.dat文件中； (2)用Zynq系列FPGA自带的VivadoHLS软件读出三个.dat文件中的数据，并将读出的回波信号数据，分别与读出的距离向匹配函数数据和方位向匹配函数数据进行脉冲压缩，以实现在Vivado HLS软件中的雷达成像； (3)对在VivadoHLS软件中实现雷达成像的过程进行优化，使其资源利用率最小、吞吐率最大、处理速度最快，并将其转换为能加载到FPGA的寄存器传输级RTL ； (4)对步骤(3)中生成的寄存器传输级RTL进行时序仿真，判断寄存器传输级RTL的时序是否满足握手机制，如果满足则执行步骤(5)，反之，则返回步骤(3)对雷达成像的过程进行重新优化，直至寄存器传输级RTL的时序满足握手机制； (5)用VivadoHLS软件以IP-XACT的格式导出满足握手机制的寄存器传输级RTL，使寄存器传输级RTL变为具有雷达成像功能的通用型IP核，再将IP核添加到Zynq系列FPGA的IP核库中； (6)调用在FPGA中的IP核，并根据时序在IP核的输入端输入雷达回波信号数据、距离向匹配函数数据、方位向匹配函数数据，在IP核的输出端得到雷达成像的数据，即完成在FPGA中的雷达成像。2.根据权利要求1所述的基于Zynq系列FPGA的雷达成像方法，其中步骤(2)所述的将读出的回波信号数据，分别与读出的距离向匹配函数数据和方位向匹配函数数据进行脉冲压缩，按如下步骤进行: (2a)对读出的回波信号数据进行距离向快速傅里叶变换，对读出的距离向匹配函数数据进行快速傅里叶变换，将两者快速傅里叶变换的结果共轭相乘，再对其乘积进行距离向逆快速傅里叶变换，得到回波信号的距...

【专利技术属性】
技术研发人员：全英汇，陈杰，邢孟道，李亚超，姚鑫东，冉磊，肖川江，徐炜，
申请(专利权)人：西安电子科技大学，
类型：发明
国别省市：