一种电流模比较器制造技术

本发明专利技术提供一种电流模比较器，所述电流模比较器用于接收第一路电流和第二路电流，输出比较结果电压信号。所述电流模比较器至少包括：第一差模电流产生电路，用于接收第一路电流和第二路电流，输出第一路电流和第二路电流的差值；第二差模电流产生电路，用于接收第一路电流和第二路电流，输出第二路电流和第一路电流的差值；AB类输出级电路，与所述第一差模电流产生电路以及所述第二差模电流产生电路相连，用于使所述第一差模电流产生电路和所述第二差模电流产生电路中的一路差模电流产生电路处于工作状态，同时另一路差模电流产生电路处于关断状态，从而实现比较结果输出。本发明专利技术结构简单，功耗极低，系统带宽大，比较速度快。

【技术实现步骤摘要】
—种电流模比较器
本专利技术涉及一种微电子与固体电子
，特别是涉及信号在电流模式下实现比较的比较器。
技术介绍
随着集成电路工艺的发展，集成电路工作电压越来越低，使得能够处理的信号的摆幅越来越小，电压模信号处理系统的设计变得更加复杂和困难，将电压模信号转化为电流模进行处理，是解决这一难题的有效方法。目前，人们已研究开发出一系列的电流模比较器。例如，BULT.K，and GEELEN.G提出一种采用B类电压输出缓冲器构成的电流模比较器，B.M.Min and S.ff.Kim和L.Chen, B.Shi and C.Lu分别提出一种电流模比较器，Traff也提出过一种电流模比较器，但是都无法在功耗、速度与精度之间获得良好的折中，存在功耗大的问题。
技术实现思路
鉴于以上所述现有技术的缺点，本专利技术的目的在于提供一种电流模比较器，用于解决现有技术中现有的电流模比较器灵敏度、速度与功耗的折中问题。为实现上述目的及其他相关目的，本专利技术提供一种电流模比较器，所述电流模比较器用于接收第一路电流和第二路电流，输出比较结果电压信号；所述电流模比较器包括:第一差模电流产生电路，用于接收第一路电流和第二路电流，输出第一路电流和第二路电流的差值；第二差模电流广生电路，用于接收第一路电流和第二路电流，输出第二路电流和第一路电流的差值;AB类输出级电路，与所述第一差模电流产生电路以及所述第二差模电流产生电路相连，用于使所述第一差模电流产生电路和所述第二差模电流产生电路中的一路差模电流产生电路处于工作状态，同时另一路差模电流产生电路处于关断状态，从而实现比较结果输出。优选地，所述第一差模电流产生电路包括NMOS管MUNMOS管M2、NM0S管M4、NM0S管 M5、NM0S 管 Ml 1、NM0S 管 M12，以及 PMOS 管 PUPMOS 管 P2、PM0S 管 P6、PM0S 管 P8 ;其中，所述第一电流输入到所述NMOS管Ml的漏极，所述NMOS管Ml的漏极与所述NMOS管Ml的栅极相连，所述NMOS管Ml的栅极与所述NMOS管M2的栅极相连，所述NMOS管Ml的源极与所述NMOS管M2的源极相连，所述NMOS管Ml的漏极与所述PMOS管Pl的漏极相连，所述PMOS管Pl的漏极和所述PMOS管Pl的栅极相连，所述PMOS管Pl的栅极与所述PMOS管P2的栅极相连，所述PMOS管Pl的源极与所述PMOS管P2的源极相连；所述第二电流输入到所述NMOS管M12的漏极，所述NMOS管M12的漏极与所述NMOS管M12的栅极相连，所述NMOS管M12的栅极与所述NMOS管Mll的栅极相连，所述NMOS管M12的源极与所述NMOS管Mll的源极相连，所述NMOS管Mll的漏极与所述PMOS管P8的漏极相连，所述PMOS管P8的漏极和所述PMOS管P8的栅极相连，所述PMOS管P8的栅极与所述PMOS管P6的栅极相连，所述PMOS管P8的源极与所述PMOS管P6的源极相连；所述PMOS管P6的漏极与所述NMOS管M5的漏极相连，所述NMOS管M5的漏极与所述NMOS管M5的栅极相连，所述NMOS管M5的栅极与所述NMOS管M4的栅极相连，所述NMOS管M5的源极与所述NMOS管M4的源极相连，所述NMOS管M4的漏极与所述PMOS管P2的漏极的连接点为输出端。优选地，所述NMOS管Ml、所述NMOS管M2、所述NMOS管Ml 1、所述NMOS管Ml2的宽长比之比为1:1:1:1 ;所述匪05管M4、所述NMOS管M5的宽长比之比为1:1管P1、所述PMOS管P2、所述PMOS管P6、所述PMOS管P8的宽长比之比为1:1:1:1。优选地，所述第二差模电流产生电路包括NMOS管MUNMOS管M2、NM0S管M8、NM0S管 M9、NM0S 管 M11、NM0S 管 M12，以及 PMOS 管 PUPMOS 管 P3、PM0S 管 P7、PM0S 管 P8 ;其中，所述第一电流输入到所述NMOS管Ml的漏极，所述NMOS管Ml的漏极与所述NMOS管Ml的栅极相连，所述NMOS管Ml的栅极与所述NMOS管M2的栅极相连，所述NMOS管Ml的源极与所述NMOS管M2的源极相连，所述NMOS管Ml的漏极与所述PMOS管Pl的漏极相连，所述PMOS管Pl的漏极和所述PMOS管Pl的栅极相连，所述PMOS管Pl的栅极与所述PMOS管P3的栅极相连，所述PMOS管Pl的源极与所述PMOS管P3的源极相连；所述第二电流输入到所述NMOS管M12的漏极，所述NMOS管M12的漏极与所述NMOS管M12的栅极相连，所述NMOS管M12的栅极与所述NMOS管Mll的栅极相连，所述NMOS管M12的源极与所述NMOS管Mll的源极相连，所述NMOS管Mll的漏极与所述PMOS管P8的漏极相连，所述PMOS管P8的漏极和所述PMOS管P8的栅极相连，所述PMOS管P8的栅极与所述PMOS管P7的栅极相连，所述PMOS管P8的源极与所述PMOS管P7的源极相连；所述PMOS管P3的漏极与所述NMOS管M8的漏极相连，所述NMOS管M8的漏极与所述NMOS管M8的栅极相连，所述NMOS管M8的栅极与所述NMOS管M9的栅极相连，所述NMOS管M8的源极与所述NMOS管M9的源极相连，所述NMOS管M9的漏极与所述PMOS管P7的漏极的连接点为输出端。优选地，所述NMOS管Ml、所述NMOS管M2、所述NMOS管Ml 1、所述NMOS管Ml2的宽长比之比为1:1:1:1 ;所述NMOS管M8、所述NMOS管M9的宽长比之比为1:1 ;所述PMOS管P1、所述PMOS管P2、所述PMOS管P7、所述PMOS管P8的宽长比之比为1:1:1:1。优选地，所述AB类输出级电路包括NMOS管M3、NMOS管M6、NMOS管M7、NMOS管M10,以及PMOS管P4、PMOS管P5 ;所述第一差模电流产生电路的输出端与所述NMOS管M3的漏极相连，所述NMOS管M3的漏极与所述NMOS管M3的栅极相连，所述第一差模电流产生电路的输出端与所述NMOS管M6的栅极相连，所述NMOS管M6的漏极与所述PMOS管P4的漏极相连，所述PMOS管P4的漏极与所述PMOS管P4的栅极相连，所述PMOS管P4的栅极与所述PMOS管P5的栅极相连，所述PMOS管P4的源极与所述PMOS管P5的源极相连；所述第二差模电流产生电路的输出端与所述NMOS管MlO的漏极相连，所述NMOS管MlO的漏极与所述NMOS管MlO的栅极相连，所述第一差模电流产生电路的输出端与所述NMOS管M7的栅极相连，所述NMOS管M7的漏极与所述PMOS管P5的漏极的连接点为输出端。优选地，所述PMOS管P4、所述PMOS管P5的宽长比之比为1:1 ;所述NMOS管M3、所述NMOS管MlO、所述NMOS管M6、所述NMOS管M7的宽长比之比为1:1:n:n，其中，η为大于I的任意值。如上所述，本专利技术的电流模比较器，具有以下有益效果:由于本专利技术采用了 AB类输出，并且无需偏置电流，结构简单，功耗极低，比较器除输出节点外无高阻节点，系统带宽大，比较速度快。同时，由于本专利技术采用的电路具有很强的对称性本文档来自技高网...

【技术保护点】
一种电流模比较器，其特征在于，所述电流模比较器用于接收第一路电流和第二路电流，输出比较结果电压信号；所述电流模比较器至少包括：第一差模电流产生电路，用于接收第一路电流和第二路电流，输出第一路电流和第二路电流的差值；第二差模电流产生电路，用于接收第一路电流和第二路电流，输出第二路电流和第一路电流的差值；AB类输出级电路，与所述第一差模电流产生电路以及所述第二差模电流产生电路相连，用于使所述第一差模电流产生电路和所述第二差模电流产生电路中的一路差模电流产生电路处于工作状态，同时另一路差模电流产生电路处于关断状态，从而实现比较结果输出。

【技术特征摘要】
1.一种电流模比较器，其特征在于，所述电流模比较器用于接收第一路电流和第二路电流，输出比较结果电压信号；所述电流模比较器至少包括: 第一差模电流产生电路，用于接收第一路电流和第二路电流，输出第一路电流和第二路电流的差值； 第二差模电流产生电路，用于接收第一路电流和第二路电流，输出第二路电流和第一路电流的差值； AB类输出级电路，与所述第一差模电流产生电路以及所述第二差模电流产生电路相连，用于使所述第一差模电流产生电路和所述第二差模电流产生电路中的一路差模电流产生电路处于工作状态，同时另一路差模电流产生电路处于关断状态，从而实现比较结果输出。2.根据权利要求1所述的电流模比较器，其特征在于:所述第一差模电流产生电路包括 NMOS 管 Ml、NMOS 管 M2、NMOS 管 M4、NMOS 管 M5、NMOS 管 Mil、NMOS 管 M12，以及 PMOS 管PUPMOS管P2、PM0S管P6、PM0S管P8 ;其中，所述第一电流输入到所述NMOS管Ml的漏极，所述NMOS管Ml的漏极与所述NMOS管Ml的栅极相连，所述NMOS管Ml的栅极与所述NMOS管M2的栅极相连，所述NMOS管Ml的源极与所述NMOS管M2的源极相连，所述NMOS管Ml的漏极与所述PMOS管Pl的漏极相连，所述PMOS管Pl的漏极和所述PMOS管Pl的栅极相连，所述PMOS管Pl的栅极与所述PMOS管P2的栅极相连，所述PMOS管Pl的源极与所述PMOS管P2的源极相连；所述第二电流输入到所述NMOS管M12的漏极，所述NMOS管M12的漏极与所述NMOS管M12的栅极相连，所述NMOS管M12的栅极与所述NMOS管Mll的栅极相连，所述NMOS管M12的源极与所述NMOS管Mll的源极相连，所述NMOS管Mll的漏极与所述PMOS管P8的漏极相连，所述PMOS管P8的漏极和所述PMOS管P8的栅极相连，所述PMOS管P8的栅极与所述PMOS管P6的栅极相连，所述PMOS管P8的源极与所述PMOS管P6的源极相连；所述PMOS管P6的漏极与所述NMOS管M5的漏极相连，所述NMOS管M5的漏极与所述NMOS管M5的栅极相连，所述NMOS管M5的栅极与所述NMOS管M4的栅极相连，所述NMOS管M5的源极与所述NMOS管M4的源极相连，所述NMOS管M4的漏极与所述PMOS管P2的漏极的连接点为输出端。3.根据权利要求2所述的电流模比较器，其特征在于:所述NMOS管Ml、所述NMOS管M2、所述NMOS管Mil、所述NMOS管M12的宽长比之比为1:1:1:1 ;所述NMOS管M4、所述NMOS管M5的宽长比之比为1:1 Jy^iiPMOS管P1、所述PMOS管P2、所述PMOS管P6、所述PMOS管P8的宽长比之比为1:1:1:1。4.根据权利要求1所述的电流模比较器，其特征在于:所述第二差模电流产生电路包括 NMOS 管 Ml、NMOS 管 M2、NMOS 管 M8、NMOS 管 M9、NMOS 管 Mil、NMOS 管 M12，以及 PMOS 管PUPMOS管P3、PM0S管P7、PM0S管...

【专利技术属性】
技术研发人员：张正民，李建朋，董春雷，宁振球，金星，秦英安，俞跃辉，
申请(专利权)人：中国科学院上海微系统与信息技术研究所，
类型：发明
国别省市：