具有内埋元件的电路板制造技术

本发明专利技术的电路板内设有至少一内埋元件，该电路板内并嵌入有至少一垫高结构体，该垫高结构体设有至少一导电通孔，可连接该电路板的接点，以解决习有因内埋元件所造成接点的距离较远，导致导通的困难，而本发明专利技术并可缩小接点面积，有利于高密度以及细线路的制作。

【技术实现步骤摘要】
具有内埋元件的电路板
本专利技术有关一种具有内埋元件的电路板，特别是指一种应用于内埋元件，可缩小接点面积，有利于高密度以及细线路制作的电路板。
技术介绍
一般而言，线路基板主要是由多层经过图案化的线路层(patterned circuitlayer)以及介电层(dielectric layer)交替迭合所构成。其中，图案化线路层是由铜箔层(copper foil)经过微影与蚀刻制程定义形成，而介电层配置于图案化线路层之间，用以隔离图案化线路层。此外，相迭的图案化线路层之间是透过贯穿介电层的镀通孔(PlatingThrough Hole, PTH)或导电孔道(conductive via)而彼此电性连接。最后，在线路基板的表面配置各种电子元件(主动元件、被动元件)，并藉由内部线路的电路设计而达到电子讯号传递(electrical signal propagation)的目的。然而，随着市场对于电子产品需具有轻薄短小且携带方便的需求，因此在目前的电子产品中，将原先焊接于电路板的电子元件设计为可埋设于电路板的内部的一内埋元件；内埋元件电路板技术能提高被动元件效能、减少被动元件数量，并且降低被动元件占用的电路板面积。因此，利用内埋元件电路板技术的构装整合，可以用来取代传统分离式被动元件，例如电容器、电阻及电感等，其优点为减少分离式被动元件的使用数量，进而降低产品的相关制作与检测成本，减少被动元件的焊点数目，提高产品构装密度与可靠度等。在内埋元件电路板技术中，为了增加布线面积，多层电路板用上了更多的导电层及埋设被动元件用的孔洞，例如导孔(via)、埋孔(Buried vias)或盲孔(Blind vias)等。如图1为习有多层电路板的结构示意图所示，该导孔11通常打穿埋设有内埋元件12的电路板13时，但因长度较长，使得填充这些导孔11而没有形成空隙或锁孔有困难性的。传统上，可使用化学镀铜(Electroless copper),以使导孔被金属如铜的种子层(seed layer)所衬里，然后藉由电镀来被覆该种子层。由导孔的长度较长，故更难以使电镀材料衬于或填充导孔而没有空窝、空隙或锁孔，该空窝、空隙或锁孔对于导孔的导电性有不良影响，且为了维持一定的纵横比(导孔的高度或长度与宽度或直径的比例)，其宽度或直径相对较大，故外露于电路板的焊垫14亦相对面积较大，不利于高密度以及细线路制作。电容器依其功能大体上可分为电解电容与非电解电容。而电解电容器依正极材质又可分为铝质及钽质两大类。其中以铝质电解电容器为最常见，铝质电解电容器依其元件构造，可以分为:1.卷绕型、2.积层型。依电解液的型态来分类，也有液态电解电容器和固态电解电容器两种。其中，前者的寿命决定于电解液干涸的时间，故若在105°C的情况下，可操作1000小时的液态电解电容器，其操作温度每下降10°C，寿命将可增加一倍。而固态电解电容器的电解质，因其为固态，即无电解质干涸之虞，故具寿命长。其中，卷绕型电解电容器利用卷绕方式成型，故其成品整体体积较大，尤其是厚度方面无法达到轻薄短小的需求；另外，积层型电解电容器虽可由多层介电层与多层金属层堆栈构成，而体积可微小型化，增加运用范围。但是，其制程复杂，成本高，短路率很多，制造过程及组装困难。
技术实现思路
本专利技术即在提供一种可应用于内埋元件，可缩小接点面积，有利于高密度以及细线路制作的电路板。本专利技术电路板内设有至少一内埋元件，该电路板内并嵌入有至少一垫高结构体，该垫高结构体设有至少一导电通孔，可连接该电路板的接点，以解决习有因内埋元件所造成接点的距离较远，造成导通的困难，而本专利技术并可缩小接孔孔径及接点面积，有利于高密度以及细线路的制作。依据上述主要结构特征，所述的电路板至少包含有:第一基板、第二基板、内埋元件以及垫高结构体，该第一基板相对的第一、第二表面分别设有第一、第二图案化线路层，该第一、第二图案化线路层设有至少一接点；该第二基板设有相对的第三、第四表面，该第四表面设于该第一表面，并覆盖于该第一图案化线路层上，该第三表面并设有第三图案化线路层，该第三图案化线路层设有至少一接点；该内埋元件埋设于该第二基板内，并与该接点连接；而该垫高结构体埋设于该第二基板内，该垫高结构体设有至少一导电通孔，可连接该第一图案化线路层与该第三图案化线路层的接点。依据上述主要结构特征，所述垫高结构体设有一基材，该基材相对的第五、第六表面分别设有导通线路，该导电通孔电性连接第五、第六表面的导通线路，而该第五、第六表面的导通线路则分别与接点连接。上述的内埋元件可以为封装完成的半导体或未封装的裸晶片。依据上述主要结构特征，所述第二基板的第三表面可进一步设有第三基板。依据上述主要结构特征，所述内埋元件与该第一图案化线路层的接点相连接。依据上述主要结构特征，所述第二基板可设有开口以供容置该内埋元件。依据上述主要结构特征，所述内埋元件以及垫高结构可先设置于该第一表面上，再压合一树脂材料，覆盖于该内埋元件以及垫高结构，而形成第二基板。【附图说明】图1为习有多层电路板的结构示意图。图2为本专利技术中电路板的第一实施例结构示意图。图3为本专利技术中垫高结构体的结构放大示意图。图4为本专利技术中电路板的第二实施例结构示意图。图5为本专利技术中电路板的第三实施例结构示意图。图号说明: 导孔11 内埋元件12 电路板13 焊垫14 电路板20 内埋元件21 垫高结构体22 导电通孔221 基材222 第五表面223 第六表面224 导通线路225 第一基板23 第一表面231 第二表面232 第一图案化线路层233 第二图案化线路层234 第二基板24 第三表面241 第四表面242 第三图案化线路层243 第三基板25 接点30 电子元件40。【具体实施方式】如图2本专利技术的电路板第一实施例结构示意图所示，本专利技术的电路板20内设有至少一内埋元件21，该电路板20内并嵌入有至少一垫高结构体22，该垫高结构体22设有至少一导电通孔221，可连接该电路板上、下表面的接点30，以解决习有因上、下表面接点的距离较远，造成导通的困难，而本专利技术并可缩小接点面积，有利于高密度以及细线路的制作。整体实施时，该电路板20至少包含有:第一基板23、第二基板24、内埋元件21以及垫高结构体22，该第一基板23相对的第一、第二表面231、232分别设有第一、第二图案化线路层233、234，该第一、第二图案化线路层设有至少一接点30 ;该第二基板24设有相对的第三、第四表面241、242，该第四表面242设于该第一表面231，并覆盖于该第一图案化线路层233上，该第三表面241并设有第三图案化线路层243，该第三图案化线路层设有至少一接点30 ;该内埋元件21埋设于该第二基板24内，并与该接点30连接；其中，该内埋元件21可以为封装完成的半导体或未封装的裸晶片，如图所示的实施例中，该内埋元件21与该第一图案化线路层233的接点相连接。而该垫高结构体22埋设于该第二基板24内，请同时参阅图3所示，该垫高结构体22设有一基材222，该基材222相对的第五、第六表面223、224分别设有导通线路225，该导电通孔221电性连接第五、第六表面的导通线路本文档来自技高网...

【技术保护点】
一种具有内埋元件的电路板，其特征在于，该电路板内设有至少一内埋元件，该电路板内并嵌入有至少一垫高结构体，该垫高结构体设有至少一导电通孔，可连接该电路板上、下表面的接点。

【技术特征摘要】
1.一种具有内埋元件的电路板，其特征在于，该电路板内设有至少一内埋元件，该电路板内并嵌入有至少一垫高结构体，该垫高结构体设有至少一导电通孔，可连接该电路板上、下表面的接点。2.一种具有内埋元件的电路板，其特征在于，至少包含有: 第一基板，该第一基板相对的第一、第二表面分别设有第一、第二图案化线路层，该第一、第二图案化线路层设有至少一接点； 第二基板，该第二基板设有相对的第三、第四表面，该第四表面设于该第一表面，并覆盖于该第一图案化线路层上，该第三表面并设有第三图案化线路层，该第三图案化线路层设有至少一接点； 内埋元件，埋设于该第二基板内，并与该接点连接； 以及垫高结构体，埋设于该第二基板内，该垫高结构体设有至少一导电通孔，可连接该第一图案化线路层与该第三图案化线路层的接点。3.如权利要求1或2所述的具有内埋元件的电路板，其特征在于，该垫高结构体设有一基材，该基材相对的第五、第六表面分别设有导通线路，该导电通孔电性连接第五、第六表面的导通线路，...

【专利技术属性】
技术研发人员：李建成，
申请(专利权)人：先丰通讯股份有限公司，
类型：发明
国别省市：