用于功率放大器的差分堆叠输出级制造技术

一种功率放大器系统包括晶体管堆叠和上部。上部包括LC谐波回路。LC谐波回路构造为产生选择的谐波来减轻电压应力和促进放大器效率。晶体管堆叠包括串联连接的输入晶体管和上部晶体管。输入晶体管构造为接收输入信号，并且上部晶体管构造为提供放大器输出信号。LC谐波回路构造为将选择的谐波提供到上部晶体管的至少栅极。

【技术实现步骤摘要】
用于功率放大器的差分堆叠输出级
技术介绍
功率放大器是增加输入信号功率的装置。功率放大器被用于许多电路、通信系统、电子装置等。功率放大器具有与它们行为关联的各种性能。这些性能包括增益、效率、输出功率、带宽、线性、稳定性、动态范围等。随着时间的过去，这些性能可能从它们原始值改变或退化。附图说明图1是示出使用偶数阶谐波来减轻电压应力的功率放大器系统的简图。图2是示出使用偶数阶谐波来减轻电压应力的功率放大器系统的简图。图3是示出用于功率放大器系统的差模路径的等效电路的电路图。图4是示出用于功率放大器系统的共模路径的等效电路的电路图。图5是示出具有用于LC谐振回路的所选电容值的功率放大器系统的简图。图6是示出具有用于LC谐振回路的另一所选电容值的功率放大器系统的简图。图7是示出具有两个晶体管堆叠的功率放大器系统的简图。图8是示出对于具有两个晶体管堆叠的功率放大器的电压波形的曲线图。图9是示出具有三个晶体管堆叠的功率放大器系统的简图。图10是示出对于具有三个晶体管堆叠的功率放大器的电压波形的曲线图。图11是示出构造和操作功率放大器系统的方法的流程图。具体实施方式公开了减轻或控制功率放大器的各个晶体管上的应力的方法和系统。应力包括外加电压值和被功率放大器的各个晶体管所见的电压摆动。系统和方法有选择地引入控制和/或分享应力的谐波。用于功率放大器的一些关键参数是它们在没有由于电压应力（诸如外加电压和电压摆动）导致改变的情况下维持所选或期望的特性的能力。应力或过应力晶体管可以引起晶体管操作特性随时间过去而退化或失效。因此，放大器规格可包括在没有对晶体管施加过应力的情况下将要达到输出功率以便它们的特性在产品使用期期间保持相对稳定。另外，该规格还典型地需要作为输出功率对功率消耗比的指定效率。另外，没有满足指定效率导致高功率消耗。高功率消耗的一些负面影响是功率放大器的低电池自治和大量自加热。在标准CMOS技术中集成功率放大器的设计特别具有挑战。例如，1W递送到50ohm负载意味着当假设为正弦波时，负载上的电压摆动将是20Vpp。然而，典型使用的晶体管可以仅仅经受几个伏特。因此，功率放大器被设计为在晶体管上利用比在负载上使用更低的电压。存在各种技术来在功率放大器中减轻晶体管上的电压应力或过电压应力。一个技术是在输出级和负载之间利用阻抗匹配网络。通过利用适当的阻抗转换比，在输出级上最大电压可以被维持为低于在负载上的最大电压以便晶体管不被施加过电压应力。然而，与高阻抗转换比匹配的网络典型地具有导致相对低效率的高损耗。此外，转换比的选择也可通过其他因素确定，诸如在给定电源电压确保最大功率传递到负载。使用的另一个技术是使用一堆晶体管代替单一晶体管。因此，如果使用一堆晶体管，则在每个晶体管上最大电压一般比在输出级上最大电压小得多。典型地，位于堆叠底部的晶体管被连接在共源极。在堆叠中其他晶体管可以被连接在共栅极。为了在堆叠的晶体管上获得电压应力的适当分布，共栅极连接经常被简并（degenerated），这意味着栅极电压不是处于固定电位，而是成为信号相关的。正常地，当输出电压增加时栅极电压增加，当输出电压减少时栅极电压减少。因此，当堆叠导电（高电流、低输出电压）时，栅极电压相对低的，这导致输出堆叠的相对高的ON电阻。因此，结果是相对高的功率损耗和低效率。本专利技术的专利技术人意识到差分功率放大器包括共模和差模路径并且这些路径不必相同。本专利技术的一个或更多实施例利用仅仅存在于共模路径中的偶数阶谐波来减轻电压应力，同时保持堆叠的ON电阻低。图1是示出具有晶体管堆叠并且利用选择的谐波来减轻电压应力的功率放大器系统100的简图。系统100包括晶体管堆叠102、下部102和上部104。系统100利用偶数谐波来减轻各个晶体管电压应力，减轻功率损耗并且获得适当效率。下部102包括晶体管堆叠的至少一部分并且接收输入信号。上部104包括LC谐波回路和上部晶体管106并且构造为提供功率放大器输出信号。晶体管堆叠包括串联连接的一个或更多晶体管。堆叠包括输入或下部晶体管108、一个或更多栅极连接晶体管110并且也可以包括也称为输出晶体管的上部晶体管106。堆叠构造为通过输入晶体管108接收由Vin+和Vin-指示的差分输入信号。上部104被供给偏置电压Vbias和供给电压并且提供由Vout+和Vout-指示的功率放大器输出，其是差分输出信号。功率放大器输出被提供适当效率并且没有对晶体管堆叠的晶体管施加过应力。上部104的LC谐波回路包括电感器L和电容器C1和C2。LC谐波回路构造或形成尺寸为以用于差分信号基谐波的频率和用于共模信号的偶数阶（典型地或正常地为二阶）谐波的频率共振，这是因为电容器C1和C2被差分地连接。谐波，被称为选择的谐波，被馈送到晶体管堆叠的至少一部分的栅极来减轻系统100的各个晶体管上的电压应力。在一个实例中，选择的谐波被馈送到晶体管堆叠的栅极连接晶体管106和110中至少一些的栅极。选择的谐波包含或包括偶数阶谐波（数个谐波），诸如二阶谐波。栅极连接晶体管的栅电压依赖于作为偶数阶谐波的共模信号。因此，栅极连接晶体管的栅电压可以通过馈送偶数阶谐波到那些栅极来调整或改变。栅极连接晶体管的栅电压理想上独立于差分信号。结果，堆叠的栅极连接晶体管的栅电压在输出电压的正和负峰值两者期间是相对高的，在上升和下降过渡期间是相对低的。结果，当高电流流经晶体管堆叠时，栅电压是相对高的，其导致输出级相对低的ON电阻。这导致相对低功率损耗和相对高效率。在过渡期间相对低栅电压对效率不具有实质影响。相比之下，不选择地将输出电压的所有频率分量馈送到晶体管栅极的上面描述的传统技术导致当堆叠导电时（高电流、低输出电压）用于堆叠的低栅极电压。这导致相对高的ON电阻，其导致相对更高的功率损耗和更低效率。此外，上面描述的另一个传统技术仅仅使用阻抗匹配网络。然而，阻抗匹配网络典型地具有导致相对更低功率效率的高损耗。图2是示出利用选择的谐波减轻电压应力的功率放大器系统200的简图。系统200包括下部202和上部204。系统200利用偶数阶谐波减轻各个晶体管电压应力，减轻功率损耗并且获得适当效率。系统200如图所示包括具有串联连接的一个或更多晶体管的晶体管堆叠。堆叠包括输入晶体管208、一个或更多栅极晶体管210并且可以包括输出或上部晶体管206。堆叠构造为经由输入晶体管208接收由Vin+和Vin-指示的差分输入信号。上部204包括上部晶体管206和LC电路或谐波回路。上部204构造为提供由Vout+和Vout-指示的差分输出信号，被称为功率放大器输出。上部204还构造为接收偏置电压Vbias和供给电压。功率放大器输出被提供适当效率并且减轻应力到系统200的晶体管。LC谐波回路示出为具有对于LC谐波回路的提供包括偶数阶谐波的选择谐波的适当构造。领会到可预期替换构造并且与本专利技术一致。LC谐波回路包括如图所示由C1、C2以及C3指示的电容器。对于C1、C2和C3的值可被选择为获得所选谐波来减轻系统200的晶体管上的电压应力。如果C1被选择为大于C2，则包括基谐波的奇数阶谐波被馈送到上部晶体管206的栅极。这可以降低效率，但当堆叠102为OFF时，可需要降低这些晶体管上的电压应力。部分的电压应本文档来自技高网...

【技术保护点】
一种功率放大器系统，包括：上部，其具有LC谐波回路，其中所述LC谐波回路构造为产生选择的谐波来减轻电压应力和促进放大器效率；晶体管堆叠，其具有串联连接的输入晶体管和上部晶体管，其中所述输入晶体管构造为接收输入信号，并且所述上部晶体管构造为提供输出信号；以及其中，所述LC谐波回路构造为将所述选择的谐波提供到所述上部晶体管的至少栅极。

【技术特征摘要】
2012.07.31 US 13/562,5211.一种功率放大器系统，包括：上部，其具有LC谐波回路，其中所述LC谐波回路构造为产生选择的谐波来减轻电压应力和促进放大器效率；晶体管堆叠，其具有串联连接的输入晶体管和上部晶体管，其中所述输入晶体管构造为接收输入信号，并且所述上部晶体管构造为提供输出信号；以及其中，所述LC谐波回路构造为将所述选择的谐波提供到所述上部晶体管的至少栅极。2.根据权利要求1所述的系统，其中，所述选择的谐波包括偶数阶谐波。3.根据权利要求1所述的系统，其中，所述选择的谐波由仅一个或更多偶数阶谐波组成。4.根据权利要求1所述的系统，还包括：针对所述上部和所述晶体管堆叠的共模和差模路径。5.根据权利要求4所述的系统，其中，所述共模路径具有共模传递函数，并且所述差模路径具有差模传递函数。6.根据权利要求5所述的系统，其中，所述LC谐波回路构造为使得所述共模传递函数不同于所述差模传递函数。7.根据权利要求1所述的系统，其中，所述选择的谐波使得每个上部晶体管的栅极电压在其漏极电压高时是相对高的。8.根据权利要求7所述的系统，其中，所述选择的谐波使得每个上部晶体管的栅极电压在其漏极电压低时是相对高的。9.根据权利要求8所述的系统，其中，在衰减的情况下将基谐波作为所述选择的谐波的一部分提供给所述上部晶体管的栅极，使得所述栅极电压在相应的漏极电压高时比在所述漏极电压低时更高。10.根据权利要求1所述的系统，其中，在不改变所述LC谐波回路的谐振频率的情况下产生所述选择的谐波来控制所述上部晶体管的差分栅极电压摆动。11.根据权利要求1所述的系统，其中，在不改变所述LC谐波回路的谐振频率的情况下产生所述选择的谐波来控制所述上部晶体管的共模栅极电压摆动。12.根据权利要求1所述的系统，其中，所述LC谐波回路构造为以对于差模路径...

【专利技术属性】
技术研发人员：J莫雷拉，
申请(专利权)人：英特尔移动通信有限责任公司，
类型：发明
国别省市：