一种负位线电压产生电路制造技术

本发明专利技术属于集成电路存储器设计领域，具体为一种负位线电压产生电路。其结构包括一个耦合电容，一个负责将耦合后的电平拉回“0”的下拉管，一个负责对下拉管栅极充电的预充管和一个负责放电的放电管，及两对反相器。其中一个反相器为低偏斜反相器，用于产生瞬间的高电平到低电平的跳变；另一个则为管脚地被下拉管控制的输出反相器，用于数据输出。本发明专利技术结构简单，能够有效的产生负位线电压。

【技术实现步骤摘要】
一种负位线电压产生电路
本专利技术属于集成电路设计领域,具体涉及一种寄存器文件(Register File)或静态随机存储器(Static Random Access Memory, SRAM)的负位线电压产生电路。
技术介绍
SRAM通常占有芯片的大量面积，尤其是随着工艺技术的进步，其所占的比例越来越大。据美国半导体技术蓝图(ITRS)预测，到2014年，SRAM在片上系统(SoC)所占的比例将达到90%以上。因此，芯片的主要性能，包括面积、速度和功耗，都由SRAM主导。但是，随着工艺技术的进步，工艺偏差和器件参数的不匹配越来严重，SRAM因其采用最小尺寸的晶体管，所以对这些工艺变化非常敏感，使得其很容易产生读、写功能性错误。因此，提高SRAM的读、写操作的稳定性越来越受到设计者们的关注。2006 年，H.Pilo 在会议“Symposium on VLSI Technology” 中发表“An SRAMdesign in 65-nm and 45-nm technology nodes featuring read and write—assistcircuits to expand operating voltage”,提出了一种虚拟单元地的方法,有效的改善了SRAM 读操作的稳定性。2008 年，Y.H.Chen 在会议“Symposium on VLSI Technology”中发表“A 0.6-V 45-nm adaptive dual-rail SRAM compiler circuit design forlower VDDmin VLSIs”，提出了 一种自适应的双轨电压策略，使得SRAM即使在0.6V的工作电压下也能进行读、写操作。2009年，0.Hirabayashi在“IEEE InternationalSolid-State Circuits Conference (ISSCC)，，会议上发表“process-variation-tolerantdual-power-supply SRAM with 0.179_mm2 cell in 40-nm CMOS usinglevel-programmabIe wordline driver”,提出了一种自举或自降字线电压策略，大大提高了 SRAM 的读、写操作容限。2011 年,S.Mukhopadhyay 在杂志 “Transaction on VLSI” 中发表“SRAM write-ability improvement with transient negative bitline voltage，，，提出了一种负位线电压辅助方法，有效的改善了 SRAM的读操作稳定性。针对SRAM的读、写操作的稳定性问题，本专利技术也提出了一种负位线电压策略来改善其操作容限。与S.Mukhopadhyay所采用的负位线电压策略不同的是，本专利技术的负位线产生电路不仅适合差分的SRAM，同样也适合单端输出的SRAM。
技术实现思路
本专利技术的目的在于提供一种结构简单，能够有效的产生负位线电压的负位线电压产生电路。本专利技术提供的负位线电压产生电路，包括: 一个输出反相器，它的输入作为全电路的输入，输出作为全电路的输出，但是它的下拉网络的地管脚与一个下拉管NMOS管的漏极和耦合电容的一端相连。下拉管NMOS管的源极接地，而栅极与一个预充PMOS管和一个放电NMOS管的漏极相连。其中，预充PMOS管的源极与电源相连，栅极与输入相接；放电NMOS管的栅极与输入相连，源极却与一个低偏斜反相器的输出和稱合电容的另一端相接。而低偏斜反相器的输入与全电路的输入相连。本专利技术提供的负位线电压产生电路，结构简单，能够有效的产生负位线电压。【附图说明】图1是本专利技术的电路结构示意图。图2是本专利技术产生负位线电压的操作示意图。【具体实施方式】本专利技术描述了一种负位线电压产生电路，以下通过实例进一步阐述本专利技术。图1所示为本专利技术实现的负位线电压产生电路结构。PMOS管M0，NM0S管Ml构成输出反相器，输入是Input,输出是Bitline，NM0S管Ml的地管脚与一个下拉NMOS管M4的漏极和耦合电容C相连，他们的公共结点为601。下拉NMOS管M4的源极与地相接，栅极则与预充PMOS管M3和放电NMOS管M2的漏极相接，他们的公共结点为603。其中，预充PMOS管M3和放电NMOS管M2的栅极都与输入Input相连，而预充PMOS管M3的源极与电源相连，放电NMOS管M2的源极却与偏斜反相器INV的输出和耦合电容C相接，他们的公共结点为602。偏斜反相器的输入与Input相连。图2表示本专利技术实现的负位线电压产生电路的操作示意。电路输入Input开始处于低电平状态，Ml关断，MO将Bitline预充为高电平。此时，M3处于开启状态，M2关断，结点603被预充至高电平，M4开启，将结点601下拉至低电平，而偏斜反相器则将结点602上拉为高电平。当Input有一个“0”到“I”的跳变，首先MO和M3关断，而Ml和M2开启，位线Bitline通过Ml和M4放电。然后，由于高偏斜反相器的存在，结点602有一个快速的“I”到“0”的跳变，这个快速的跳变被耦合电容C耦合到结点601，使结点产生一个“0”到负电压的跳变，而此时，由于M2开启，结点603会被下拉至低电平，关断M4，这样使得结点601能保持这个负电压，然后通过Ml传输给Bitline。当Input从“I”跳回“O，，时,Bitline重新被预充为高电平，而其它结点也回到初始的状态。本文档来自技高网...

【技术保护点】
一种负位线电压产生电路，其特征在于包括：一个输出反相器，它的输入作为全电路的输入，输出作为全电路的输出，它的下拉网络的地管脚与一个下拉NMOS管的漏极和耦合电容的一端相连；下拉NMOS管的源极接地，而栅极与一个预充PMOS管和一个放电NMOS管的漏极相连；其中，预充PMOS管的源极与电源相连，栅极与输入相接；放电NMOS管的栅极与输入相连，源极与一个低偏斜反相器的输出和耦合电容的另一端相接；低偏斜反相器的输入与全电路的输入相连。

【技术特征摘要】
1.一种负位线电压产生电路，其特征在于包括: 一个输出反相器，它的输入作为全电路的输入，输出作为全电路的输出，它的下拉网络的地管脚与一个下拉NMOS管的漏极和耦合电容的一端相连；下拉NMOS管的源极接地，而栅极与一个预充PMOS管和一个放电NMOS管的漏极相连；其中，预充PMOS管的源极与电源相连...

【专利技术属性】
技术研发人员：温亮，李毅，曾晓洋，
申请(专利权)人：复旦大学，
类型：发明
国别省市：