SDRAM控制器及对SDRAM存储空间的访问方法技术

本发明专利技术公开了一种SDRAM控制器及对SDRAM存储空间的访问方法，所述SDRAM控制器，用于对同步动态随机存储器(SDRAM)存储空间进行访问，包括：主设备模块、一条以上的上行通道和SDRAM模块；所述主设备模块外接多个需要访问所述SDRAM存储空间的主设备，用于根据预设的主设备与上行信道间的映射关系，将所述主设备发来的读写操作请求以数据包的方式、通过对应的上行通道发送到所述SDRAM模块；所述SDRAM模块用于在接收到所述读写操作请求后，根据所述读写操作请求中携带的控制信息实现对所述SDRAM存储空间的读写操作。本发明专利技术简化了系统的设计，提高了对外部SDRAM存储空间访问的效率。

SDRAM controller and access method for SDRAM storage space

The invention discloses a SDRAM controller and access method for the SDRAM storage space, the SDRAM controller for synchronous dynamic random access memory (SDRAM) storage space access, including: the main equipment module, more than one uplink channel and SDRAM module; the main equipment of the main equipment module is connected with a plurality of needs to access the SDRAM storage space, for the main equipment according to the mapping relationship between the preset and uplink channel, the main equipment to read and write operations to request packets, by sending the uplink channel corresponding to the SDRAM module; the SDRAM module is used to read and write operations to the request after receiving the request according to the read and write operation control information in carrying on the SDRAM storage space to achieve read and write operations. The invention simplifies the design of the system and improves the efficiency of accessing the external SDRAM storage space.

【技术实现步骤摘要】
SDRAM控制器及对SDRAM存储空间的访问方法
[0001 ] 本专利技术涉及通信领域，尤其涉及一种SDRAM控制器及对SDRAM (SynchronousDynamic Random Access Memory,同步动态随机存储器)存储空间的访问方法。
技术介绍
随着通信网络多媒体业务的急剧发展，网络对通讯传输带宽的需求呈爆发式的增长。随着网络数据量的急剧增加，对海量数据的处理已成为网络发展的瓶颈。在对海量的数据包进行处理的过程中，对外部存储器的访问成为了数据包处理的瓶颈。能否提供多个主设备的访问，同时提供高带宽的对外部存储器的访问，已成为整个系统设计的瓶颈。传统的方法是采用通用的并行的SDRAM控制器，对多个主设备采用仲裁的方式进行访问，访问的带宽由并行的数据信号和工作频率来决定。为了满足高带宽的需求，需要为SDRAM控制器提供命令、地址和数据等大量的信号。所以通用的SDRAM控制器都需要芯片提供大量的管脚资源。同时由于对SDRAM的访问方式决定了多个主设备都要采用通用的SDRAM命令的方式来访问外部存储器，而无法采用数据包处理设备中通用的数据包传输的方式来访问SDRAM，因此增加了设计的复杂性。同时由于多个设备的访问需要先行进行仲裁，限制了系统设计的灵活性，降低了对外部存储器访问的带宽。
技术实现思路
本专利技术的目的是提供一种SDRAM控制器及对SDRAM存储空间的访问方法，以克服现有系统设计非常复杂的缺陷。为解决上述问题，本专利技术提供了一种SDRAM控制器，用于对同步动态随机存储器(SDRAM)存储空间进行访问，包括:主设备模块、一条以上的上行通道和SDRAM模块；所述主设备模块外接多个需要访问所述SDRAM存储空间的主设备，用于根据预设的主设备与上行信道间的映射关系，将所述主设备发来的读写操作请求以数据包的方式、通过对应的上行通道发送到所述SDRAM模块；所述SDRAM模块用于在接收到所述读写操作请求后，根据所述读写操作请求中携带的控制信息实现对所述SDRAM存储空间的读写操作。进一步地，所述SDRAM控制器中还包括:一条以上的下行信道；所述SDRAM模块还用于将从所述SDRAM存储空间读取出的数据以数据包的形式、通过选择出的对应的下行通道发送到所述主设备模块；其中，所述SDRAM模块用于根据预设的上行通道与下行通道的对应关系，从所述一条以上的下行通道中选出与承载指示读出所述数据的读写操作请求的上行通道对应的下行通道；主设备模块还用于从下行通道接收到所述数据后，结合所述预设的主设备与上行信道间的映射关系及预设的上行通道与下行通道的对应关系，把所述数据发送到对应主设备。进一步地，所述上行通道和下行通道中传输的数据包的帧格式由三部分组成，帧开始的控制字、帧中间的数据字和帧结束的控制字；其中数据字中设置有用于表示本字是数据字的标示位及传输的数据；控制字中设置有用于表示本字是控制字的标示位、用于表示数据包的开始或者结束的标示位、用于表示读操作或者写操作的标示位、用于表示操作的是S D RAM存储空间的地址的地址位及CRC24的标示位。进一步地，所述主设备模块中包括:控制和数据发送模块和数据接收模块；所述控制和数据发送模块用于根据预设的主设备与上行信道间的映射关系，将所述主设备发来的读写操作请求以数据包的方式、通过对应的上行通道发送到所述SDRAM模块；所述数据接收模块用于从所述下行通道接收数据包，并发送给对应的主设备。进一步地，所述SDRAM模块中包括:命令调度模块和读返回数据调度模块；所述命令调度模块用于在接收到所述读写操作请求后，根据所述读写操作请求中携带的控制信息实现对所述SDRAM存储空间的读写操作；所述读返回数据调度模块用于将从所述SDRAM存储空间读取出的数据以数据包的形式、通过选择出的对应的下行通道发送到所述主设备模块。进一步地，所述命令调度模块还用于在接收到的所述读写操作请求发生冲突时，根据读写优先级及承载所述读写操作请求的上行通道的优先级，对所述读写操作请求进行调度。相应地，本专利技术还提供了一种对SDRAM存储空间的访问方法，应用于上述同步动态随机存储器(SDRAM)控制器中，包括:所述主设备模块外接多个需要访问所述SDRAM存储空间的主设备，根据预设的主设备与上行信道间的映射关系，将所述主设备发来的读写操作请求以数据包的方式、通过对应的上行通道发送到所述SDRAM模块；所述SDRAM模块在接收到所述读写操作请求后，根据所述读写操作请求中携带的控制信息实现对所述SDRAM存储空间的读写操作。进一步地,所述方法还包括:所述SDRAM模块将从所述SDRAM存储空间读取出的数据以数据包的形式、通过选择出的对应的下行通道发送到所述主设备模块；其中，所述SDRAM模块根据预设的上行通道与下行通道的对应关系，从所述一条以上的下行通道中选出与承载指示读出所述数据的读写操作请求的上行通道对应的下行通道；主设备模块从所述下行通道接收到所述数据后，结合所述预设的主设备与上行信道间的映射关系及预设的上行通道与下行通道的对应关系，把所述数据发送到对应主设备。进一步地，所述上行通道和下行通道中传输的数据包的帧格式由三部分组成，帧开始的控制字、帧中间的数据字和帧结束的控制字；其中数据字中设置有用于表示本字是数据字的标示位及传输的数据；控制字中设置有用于表示本字是控制字的标示位、用于表示数据包的开始或者结束的标示位、用于表示读操作或者写操作的标示位、用于表示操作的是S D RAM存储空间的地址的地址位及CRC24的标示位。进一步地，所述方法还包括:所述SDRAM模块在接收到的所述读写操作请求发生冲突时，根据读写优先级及承载所述读写操作请求的上行通道的优先级，对所述读写操作请求进行调度。本专利技术采用数据包的方式来访问外部存储空间，访问通过通道的方式来实现。以数据包的方式访问与数据的内部处理方式相同，保持整个系统设计的统一性，从而简化了系统的设计，提高了对外部SDRAM存储空间访问的效率。在多个主设备对外部存储空间的并发访问中，以数据包的方式访问增加了系统设计的灵活性，提高了访问的效率，同时减少了控制器与外部SDRAM的存储空间的物理连线，简化了系统的设计。【附图说明】图1是本专利技术实施例中SDRAM控制器的结构框图；图2是本专利技术实施例中帧结构示意图；图3是本专利技术实施例中数据字的结构示意图；图4是本专利技术实施例中控制字的结构示意图。【具体实施方式】为使本专利技术的目的、技术方案和优点更加清楚明白，下文中将结合附图对本专利技术的实施例进行详细说明。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互任意组合。本实施例通过数据包的方式来访问外部的SDRAM存储空间，将对SDRAM存储空间的操作以数据包的方式来完成，从而有效地提高了多个主设备对SDRAM存储空间的访问效率。如图1所示，SDRAM控制器由:主设备模块110、上行通道120、SDRAM模块130和下行通道140组成。其中，主设备模块110中包括:控制和数据发送模块111及数据接收模块112 ;SDRAM模块130中包括:命令调度模块131和读返回数据调度模块132。主设备模块110可以外接多个需要访问外部存储空间的主设备，由主设备模块11本文档来自技高网...

【技术保护点】
一种SDRAM控制器，用于对同步动态随机存储器(SDRAM)存储空间进行访问，包括：主设备模块、一条以上的上行通道和SDRAM模块；所述主设备模块外接多个需要访问所述SDRAM存储空间的主设备，用于根据预设的主设备与上行信道间的映射关系，将所述主设备发来的读写操作请求以数据包的方式、通过对应的上行通道发送到所述SDRAM模块；所述SDRAM模块用于在接收到所述读写操作请求后，根据所述读写操作请求中携带的控制信息实现对所述SDRAM存储空间的读写操作。

【技术特征摘要】
1.一种SDRAM控制器，用于对同步动态随机存储器(SDRAM)存储空间进行访问，包括: 主设备模块、一条以上的上行通道和SDRAM模块； 所述主设备模块外接多个需要访问所述SDRAM存储空间的主设备，用于根据预设的主设备与上行信道间的映射关系，将所述主设备发来的读写操作请求以数据包的方式、通过对应的上行通道发送到所述SDRAM模块； 所述SDRAM模块用于在接收到所述读写操作请求后，根据所述读写操作请求中携带的控制信息实现对所述SDRAM存储空间的读写操作。2.如权利要求1所述的控制器，其特征在于，还包括:一条以上的下行信道； 所述SDRAM模块还用于将从所述SDRAM存储空间读取出的数据以数据包的形式、通过选择出的对应的下行通道发送到所述主设备模块；其中，所述SDRAM模块用于根据预设的上行通道与下行通道的对应关系，从所述一条以上的下行通道中选出与承载指示读出所述数据的读写操作请求的上行通道对应的下行通道； 主设备模块还用于从下行通道接收到所述数据后，结合所述预设的主设备与上行信道间的映射关系及预设的上行通道与下行通道的对应关系，把所述数据发送到对应主设备。3.如权利要求1所述的控制器，其特征在于: 所述上行通道和下行通道中传输的数据包的帧格式由三部分组成，帧开始的控制字、帧中间的数据字和帧结束的控制字；其中数据字中设置有用于表示本字是数据字的标示位及传输的数据；控制字中设置有用于表示本字是控制字的标示位、用于表示数据包的开始或者结束的标示位、用于表示读操作或者写操作的标示位、用于表示操作的是S D RAM存储空间的地址的地址位及CRC24的标示位。4.如权利要求2所述的·控制器，其特征在于: 所述主设备模块中包括:控制和数据发送模块和数据接收模块； 所述控制和数据发送模块用于根据预设的主设备与上行信道间的映射关系，将所述主设备发来的读写操作请求以数据包的方式、通过对应的上行通道发送到所述SDRAM模块；所述数据接收模块用于从所述下行通道接收数据包，并发送给对应的主设备。5.如权利要求2或4所述的控制器，其特征在于: 所述SDRAM模块中包括:命令调度模块和读返回数据调度模块； 所述命令调度模块用于在接收到所述读写操作请求后，根据所述读写操作请...

【专利技术属性】
技术研发人员：侯志伟，
申请(专利权)人：深圳市中兴微电子技术有限公司，
类型：发明
国别省市：