一种对接保护带CMOS中的齐纳电压调节器制造技术

一种对接保护带CMOS中的齐纳电压调节器。对接保护带CMOS电路典型的击穿电压大约为7伏。但是常常需要电路工作在大于7伏的电源下。例如，9伏就是常用的电源电压值。在CMOS集成电路中加入一个独立的齐纳二极管可以产生等于保护带击穿值的电压降。齐纳二极管通过一个二极管接法的晶体管耦合到工作电路上。二极管压降从稳压电压值中减掉，这样，电路就总是工作在低于其击穿值的电压下。

A zener voltage regulator for interfacing protective tape CMOS

A zener voltage regulator for interfacing protective tape CMOS. A typical breakdown voltage of the CMOS circuit is approximately 7 volts. However, circuits are often required to operate under a power supply greater than 7 volts. For example, a 9 volt is a common power voltage value. Adding a separate zener diode to the CMOS integrated circuit can produce a voltage drop equal to the protection band breakdown value. The zener diode is coupled to the operating circuit via a diode connected transistor. The diode pressure drop is subtracted from the regulator voltage so that the circuit always operates at a voltage below its breakdown value.

【技术实现步骤摘要】
一种对接保护带CMOS中的齐纳电压调节器
本专利技术涉及到已知的对接保护带互补金属氧化物半导体(CMOS)单片机集成电路(IC)设备。
技术介绍
因为相对重掺杂P型和N型区域相互毗邻，所以击穿电压就相对较低。但是，这样的电路通常和其他工作在高电压的器件一起工作。例如，许多电路工作在9伏电池供电的电压下，并且经常有需要将它们与CMOS器件连接。但是，对接保护带会引起一个典型值为7伏的击穿电压。在没有电流限制的情况下，一个9伏的电源会烧坏器件。另一方面，对接保护带形成的CMOS结构通常用于制成高密度1C，这样的IC在制造和使用过程中较为经济合算。因此，需要加入一个芯片内的限压器来解决过压问题。
技术实现思路
本专利技术的一个目的是提供一个用于对接保护带CMOS结构的限压器。本专利技术的进一步目的是在CMOS结构中使用对接保护带元件来产生一个与击穿电压相关的电压，并且在一个稍低的电压下控制电路。本专利技术的另一个目的是产生一个芯片内的CMOS对接保护带限压器，该限幅器工作在击穿电压级以下，这样，高工作电压就可以在没有损害的情况下得以应用。本专利技术的技术解决方案是: 这些或其他目的由下述内容达到。一个齐纳二极管在一个使用对接保护带元件的独立区域内产生，这样，稳压电压就等于电路的击穿电压。附近的横向晶体管具有高集电极效能，其集电极和基极连接在一起。横向晶体管发射极连接在齐纳二极管阴极，这样，基极(以及集电极)的电势就比稳压电压值低一个二极管的压降。因为CMOS衬底直接连接在集电极-基极结构上，所以其电势自然就低于击穿电压。因为横向二极管的动作相对较慢，所以可以在晶体管集电极-基极连接点和齐纳二极管阳极间接一个旁路电容。在工作状态时，一个降压电阻连接在齐纳二极管阴极和电源正极端之间。在这样的安排下，7伏的对接保护带电路就可以使用大于7伏的电源，工作在大约6.4伏的电压下。对比专利文献:CN202737740U升压型开关调节器的控制电路、开关调节器和电子设备 201220287855.3【附图说明】: 图1展示了本专利技术电路的原理图； 图2展示了用于本专利技术的对接保护带IC的横截面正视图。【具体实施方式】:在图1的原理图中，电路IC相关部分如图所示在虚线10以内。电路由一个连接在itT端11和接地端12、15间的电源供电。三个焊盘如图中所示位于用于IC外部链接的+Icc13、14和15上。需要指出的是，图中所示的降压电阻16是一个外部元件。但是，它也可以是一个芯片内元件，在这种情况下，焊盘13可以直接连接在上。+ Kcc电路的核心为齐纳二极管17，它具有与电路18相同的击穿电压，电路18由常见的CMOS对接保护带组成。晶体管由连线23接成二极管。二极管极化的，以便正向偏置，并且耦合在齐纳二极管和电路18之间。晶体管19上的电压降的典型值为0.6伏，这样，电路在18处就可以工作在比二极管17低0.6伏的电压下。这就确保电路18工作在击穿电压以下。如果端子11处的电压低于击穿电压级，电路18看作一个稍低于电源电压的电压级，否则就为工作状态。因为CMOS电路在其转换过渡期间会在电源上施加一个电流冲击，所以它们的工作将会在焊盘14处产生窄电压尖脉冲。因为晶体管19为PNP型横向结构，所以，即便正向偏置，它也不会响应非常快速的过渡。由于这个原因，所以连接了电容20来绕过基极-集电极而直接接地。这个连接需要一个位于14处的额外的焊盘以适应电容20。虽然该电容与芯片内电容有很大的相关性，但是根据分立元件的标准，该电容是比较小的。特别的是，电容20大约为0.05到0.1微法，额定电压大约为10到12伏。电阻16如图所不为两部分,一个芯片外的部分16和一个芯片内的部分1^1。两者都有可断开的跨接线。如果电阻16上的跨接线在21处断开，则芯片外的电阻接入电路。如果电阻161上的跨接线在22处断开，则芯片内的电阻接入电路。通常情况下只有一根跨接线在21或22处断开。但是，两根跨接线都是可以断开的，此时，芯片内和芯片外电阻就都接入电路。芯片内的电阻部分传统结构中的离子注入或扩散电阻的形式。或者，它也可以使位于IC氧化区域顶部的阻性金属。在两种情况下，都可以提供电阻的激光微调。图2具体展示了图1中的1C。该图并不是按比例的，而是有些夸张，目的是更清楚地展示其结构。此外，为了清晰表达，通常的表面金属氧化物也被去除。该元件就是常见的当前水平下的器件。IC描画的片段很好地接近IC芯片的边缘或角落，并且很好地远离电路18。衬底25为常见的N型CMOS晶片。P阱26为用于N沟道晶体管的常见结构。齐纳二极管27为一块通常用于产生N沟道晶体管源极和漏极的N+掺杂区域。齐纳二极管阳极28毗邻阴极27，并且为一块通常用于产生P沟道晶体管源极和漏极的P+掺杂区域。晶体管19位于二极管17附近，并且由于P阱26产生一个与衬底25相对的反偏结点，其在电力上是独立的。发射极30同样是一块通常用于产生P沟道晶体管源极和漏极的P+掺杂区域。发射极30紧密围绕在集电极31周围，集电极31也是P+结构。N+区域33作为晶体管19的基极连接。由于IC的金属化如图所示，所以连接23展示为连接在一起的短路区域31和33，即图1中的基极-集电极连接。实际上，N+区域33欧姆连接在衬底25上，这也会作为到其他电路的连接。但是，作为一个实物，连接23可以金属化地延伸，产生一个如图所示的低阻抗电路连接。因此，为了形成到衬底26的欧姆连接，就需要N+区域33与P区域32充分靠近。为了提高晶体管19的集电极效能，采用了一个两段式集电极结构。一个P阱掺杂区域32位于集电极31以下，并且与之欧姆连接。因为P阱32延伸至衬底25，所以可以肯定的是，任何由发射极30注入的少数载流子将会被集电极31或32收集。作为一个实物，通过发射极与集电极处于面对面靠近的位置，大多数由发射极注入的载流子将会横向流动并且被直接收集。任何垂直向下的载流子将会被衬底重新结合。载流子大多数是向下注入的，但是在横向元件的作用下，就会被集电极区域32大量收集。因此，只有很少一部分由发射极30注入的载流子会扩散穿过衬底25与其他IC元件相互影响。最后，因为元件17和19在离IC芯片边缘或角落相对较远的位置，所以电路的独立性就消除之前提到的对其他IC元件不利的相互作用。以上措施还有未提到的内容，首先是晶体管19处只需要正向偏置二极管。谨慎地使用元件，这是十分重要的。因此，可能要考虑到所有需要的就是一块像发射极30 —样的P区域，相对于衬底25工作。这能够满足获得上述0.6伏二极管压降的要求。但是，如果这是要应用在一个IC芯片中，这样的二极管就会向衬底25大量注入少数载流子。这些载流子之后会向外扩散，并被电路18中的P阱收集。这些少数载流子的注入和收集会影响CMOS电路的工作。根据本专利技术原则，人们会发现，它还可以被应用于其他的电路，为说明起见，本专利技术不受限制，只受本专利技术的权利要求所限制。本文档来自技高网...

【技术保护点】
一种对接保护带CMOS中的齐纳电压调节器，其特征是：一个用于对接保护带CMOS集成电路芯片结构的限压电路，可能会工作在电源电压超过上述结构击穿电压的电压值下，上述对接保护带结构包括相对重掺杂的P型和N型区域，它们分别位于轻掺杂衬底材料中，用来防止上述轻掺杂衬底材料中的表面反型层，上述相对重掺杂P型和N型区域相互毗邻，上述电路芯片包括：一个具有第一和第二电极的独立齐纳二极管，其反向偏置击穿电压大致等于上述对接保护带结构的击穿电压；将上述第一二极管电极耦合到上述电源第一端的方法；用于将上述第二二极管电极耦合到上述电源第二端上的电压降；一个具有上述导电类型的重掺杂集电极和发射极区域的横向晶体管，重掺杂集电极和发射极区域位于上述芯片表面旁一定间隔处，并且由具有相反导电类型的基极区隔开，上述发射极耦合在上述第二二极管电极上，上述基极和集电极共同耦合在上述芯片结构的工作电路上。

【技术特征摘要】
1.一种对接保护带CMOS中的齐纳电压调节器，其特征是:一个用于对接保护带CMOS集成电路芯片结构的限压电路，可能会工作在电源电压超过上述结构击穿电压的电压值下，上述对接保护带结构包括相对重掺杂的P型和N型区域，它们分别位于轻掺杂衬底材料中，用来防止上述轻掺杂衬底材料中的表面反型层，上述相对重掺杂P型和N型区域相互毗邻，上述电路芯片包括:一个具有第一和第二电极的独立齐纳二极管，其反向偏置击穿电压大致等于上述对接保护带结构的击穿电压；将上述第一二极管电极耦合到上述电源第一端的方法；用于将上述第二二极管电极耦合到上述电源第二端上的电压降；一个具有上述导电类型的重掺杂集电极和发射极区域的横向晶体管，重掺杂集电极和发射极区域位于上述芯片表面旁一定间隔处，并且由具有相反导电类型的基极区隔开，上述发射极耦合在上述第二二极管电极上，上述基极和集电极共同耦合在上述芯片结构的工作电路上。2.根据权力要求I所述的一种对接保护带CMOS中的齐纳电压调节器，其特征是:产生上述电压降的器件包括一个芯片外的电阻。3.根据权力要求I所述的一种对接保护带CMOS中的齐纳电压调节器，其特征是:产生上述电压降的器件包括一个芯片内的电阻。4.根据权力要求I所述的一种对接保护带CMOS中的齐纳电压调节器，其特征是:上述电路进一步包括一个稱合在上述横向晶体管基极、集电极和上述齐纳二极管第一电极间的旁路电容。5.根据权力要求I所述的一种对接保护带CMOS中的齐纳电压调节器，其特征是:一个整合了 CMOS对接保护带控制电路的单片机，一个将P沟道和N沟道结合的晶体管，其特点是具有毗邻的重掺杂的P型和N...

【专利技术属性】
技术研发人员：不公告发明人，
申请(专利权)人：苏州贝克微电子有限公司，
类型：发明
国别省市：