一种基于CPLD或FPGA的高速同步串行通信电路制造技术

本实用新型专利技术公开了一种基于CPLD或FPGA的高速同步串行通信电路，其包括设于针织机控制系统中的主控制器和从控制器，所述主控制器和从控制器之间设有通信数据传输电路，所述通信数据传输电路采用差分信号方式传输，通信数据传输电路中设有数据线、地址线、时钟线、返回时钟线，所述数据线为双向传输电路，所述返回时钟线从现场端同步返回时钟信号，所述时钟线及返回时钟线作为传输数据时的同步信号线，所述通信数据传输电路采用基于可编程逻辑阵列CPLD或FPGA芯片的通信控制模块；本实用新型专利技术一个主控制器能够连接多个从控制器，其连接电路结构简单，可扩展性好，能够实现数据高速双向传输，进行数据校验，通信可靠性强；传输速率高，实时性强。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】
【专利摘要】本技术公开了一种基于CPLD或FPGA的高速同步串行通信电路，其包括设于针织机控制系统中的主控制器和从控制器，所述主控制器和从控制器之间设有通信数据传输电路，所述通信数据传输电路采用差分信号方式传输，通信数据传输电路中设有数据线、地址线、时钟线、返回时钟线，所述数据线为双向传输电路，所述返回时钟线从现场端同步返回时钟信号，所述时钟线及返回时钟线作为传输数据时的同步信号线，所述通信数据传输电路采用基于可编程逻辑阵列CPLD或FPGA芯片的通信控制模块；本技术一个主控制器能够连接多个从控制器，其连接电路结构简单，可扩展性好，能够实现数据高速双向传输，进行数据校验，通信可靠性强；传输速率高，实时性强。【专利说明】—种基于CPLD或FPGA的高速同步串行通信电路
本技术涉及电脑针织机控制
，尤其涉及一种基于CPLD或FPGA的高速同步串行通信电路。
技术介绍
在电脑针织机械等工业控制场合，其控制器一般采用主从结构，由一个主控制器连接控制多个从控制器，根据系统需要，通信总线需要满足支持较远距离传输、通信速率高、可靠性好、电路结构尽量简单等要求。目前，已有种类丰富的工业现场总线，比如:FF (基金会现场总线)、CAN总线、PROFI BUS > DeviceNet、Lonworks总线等,这些总线由于其设计时基于应用覆盖面广、兼容性、开放性等特点，通讯协议复杂，应用时需配置专用通信芯片，有些还需要另外缴纳使用费；而且这些工业现场总线一般应用于低速网络领域，实时性不强，因此对电脑针织机械并不适用。现有技术也有一些同步串行通信电路及协议，这种同步串行通信电路包含3组传输信号:控制信号、时钟信号和数据信号，各节点按一定的时间间隔轮流获得总线控制权、发送数据；主节点包含三种状态:空闲状态、节点切换状态、数据传送状态，这种电路传输数据帧的有效数据比率降低以及通讯信号增多，导致物理连接线繁杂，成本提高，或者传输速率较低，不适合应用于实时性要求高的场合。所以需要根据电脑针织机械领域特定的应用环境自定义通信系统，满足特定的要求。
技术实现思路
为克服现有技术的不足，本技术提供了一种电路结构简单可靠、通信速度高的基于CPLD或FPGA的高速同步串行通信电路。本技术为达到上述技术目的所采用的技术方案是:一种基于CPLD或FPGA的高速同步串行通信电路，其包括设于针织机控制系统中的主控制器和从控制器，所述主控制器和从控制器之间设有通信数据传输电路，所述通信数据传输电路采用差分信号方式传输，通信数据传输电路中设有数据线、地址线、时钟线、返回时钟线，所述数据线为双向传输电路，所述返回时钟线从现场端同步返回时钟信号，所述时钟线及返回时钟线作为传输数据时的同步信号线。所述主控制器连接一个从控制器，通信数据传输电路包括数据线、地址线、时钟线、返回时钟线。所述主控制器连接两个以上从控制器，通信数据传输电路包括连接主控制器和每一个从控制器的数据线、地址线、返回时钟线，所述每个从控制器还设有单独的时钟线与所述主控制器相连。所述通信数据传输电路采用基于可编程逻辑阵列CPLD或FPGA芯片的通信控制模块，通信控制模块资源占用少，容易以IP核方式嵌入到现有产品的CPLD或FPGA芯片中，不需另外购买专用通信总线芯片，即可实现可靠、实时传输控制。所述通信数据传输电路的通信速率能够根据需求设置，通信速率最高为24Mbps，传输距离超过10米。其工作原理为:控制器和从控制器通讯时数据传输类型分为发送数据给控制器和采集控制器数据两种，这两种数据传输类型的通信脉冲数不同，利用给定一个特定的地址信息来区分该次通信类型，主控制器发送数据给从控制器时，地址线传输的地址信息供从控制器指定不同的操作目标，数据线传输的数据信息供从控制器做锁存赋值等操作；主控制器采集从控制器数据时，地址线传输定义好的特定字节信，数据线传输的信息在从控制器用来指定不同的操作目标。不同从控制器的控制方法，主要通过指定地址信息或数据信息的特定位来区分，当指定发给某一从控制器时，只有连接该从控制器的时钟线有脉冲产生，其它时钟线保持低电平，当传输类型为发送数据给从控制器时，采用地址信息的高几位来区分(位数由从控制器个数决定，满足关系:2的位数次方大于等于从控制器个数);当传输类型为采集从控制器数据时，由于地址信息为特定数据，则利用数据信息的高几位来区分(位数由从控制器个数决定，满足关系:2的位数次方大于等于从控制器个数)。本技术的有益效果是:采用上述结构，一个主控制器能够连接多个从控制器，其连接电路结构简单，可扩展性好，能够实现数据高速双向传输，进行数据校验，通信可靠性强；传输速率高，实时性强。【专利附图】【附图说明】下面结合附图和实施例对本技术作进一步说明。其中:图1是本技术基于CPLD或FPGA的高速同步串行通信电路的原理框图。【具体实施方式】 为详细说明本技术的
技术实现思路
、构造特征、所实现目的及效果，以下结合实施方式并配合附图详予说明。请参阅图1所示,本实用基于CPLD或FPGA的高速同步串行通信电路包括设于针织机控制系统中的主控制器I和从控制器2，所述主控制器I和从控制器2之间设有通信数据传输电路3，所述通信数据传输电路3采用差分信号方式传输，所述通信数据传输电路3中设有数据线、地址线、时钟线、返回时钟线，所述数据线为双向传输电路，所述返回时钟线从现场端同步返回时钟信号，所述时钟线及返回时钟线作为传输数据时的同步信号线。所述主控制器I连接一个从控制器2时，通信数据传输电路3包括数据线、地址线、时钟线、返回时钟线。所述主控制器I连接两个以上从控制器2时，通信数据传输电路3包括连接主控制器和每一个从控制器的数据线、地址线、返回时钟线，所述每个从控制器2还设有单独的时钟线与所述主控制器I相连。所述通信数据传输电路3采用基于可编程逻辑阵列CPLD或FPGA芯片的通信控制模块，通信控制模块资源占用少，容易以IP核方式嵌入到现有产品的CPLD或FPGA芯片中，不需另外购买专用通信总线芯片，即可实现可靠、实时传输控制。所述通信数据传输电路3的通信速率能够根据需求设置，通信速率最高为24Mbps,传输距离超过10米。以上所述仅为本技术的实施例，并非因此限制本技术的专利范围，凡是利用本技术说明书及附图内容所作的等效结构变换，或直接或间接运用在其他相关的
，均同理包括在本技术的专利保护范围内。【权利要求】1.一种基于CPLD或FPGA的高速同步串行通信电路，其特征在于:包括设于针织机控制系统中的主控制器和从控制器，所述主控制器和从控制器之间设有通信数据传输电路，所述通信数据传输电路采用差分信号方式传输，通信数据传输电路中设有数据线、地址线、时钟线、返回时钟线，所述数据线为双向传输电路，所述返回时钟线从现场端同步返回时钟信号，所述时钟线及返回时钟线作为传输数据时的同步信号线。2.根据权利要求1所述的一种基于CPLD或FPGA的高速同步串行通信电路，其特征在于:所述主控制器连接一个从控制器，通信数据传输电路包括数据线、地址线、时钟线、返回时钟线。3.根据权利要求1所述的一种基于CPLD或FPGA的高速同步串行通信本文档来自技高网...

【技术保护点】
一种基于CPLD或FPGA的高速同步串行通信电路，其特征在于：包括设于针织机控制系统中的主控制器和从控制器，所述主控制器和从控制器之间设有通信数据传输电路，所述通信数据传输电路采用差分信号方式传输，通信数据传输电路中设有数据线、地址线、时钟线、返回时钟线，所述数据线为双向传输电路，所述返回时钟线从现场端同步返回时钟信号，所述时钟线及返回时钟线作为传输数据时的同步信号线。

【技术特征摘要】

【专利技术属性】
技术研发人员：何勇华，林文忠，
申请(专利权)人：何勇华，林文忠，
类型：实用新型
国别省市：