直接数字频率合成器制造技术

本实用新型专利技术提供一种直接数字频率合成器，包括频率源，频率源向相位累加器输出频率信号，相位累加器还接收频率控制字寄存器输出的信号，频率控制字寄存器为并行输入的寄存器，相位累加器向正弦波形发生器输出信号，正弦波形发生器输出的信号经数模转换器输出，其中，频率控制字寄存器、相位累加器以及正弦波发生器由复杂可编程逻辑器件构成。本实用新型专利技术提供的直接数字频率合成器结构简单、生产成本低，且输出的信号频率稳定。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】
直接数字频率合成器
本技术涉及数字频率源器件领域，尤其是一种直接数字频率合成器。
技术介绍
随着数字电子技术的发展，现有的电子设备中大量使用各种各样的芯片，频率合成器作为向芯片提供时钟频率或工作频率的器件，其工作性能及开发成本越来越受到人们的关注，人们希望频率合成器的噪声更低、杂散更小、频率扫描的范围更宽且切换速度更快。常见的频率合成器包括锁相频率合成器及直接数字频率合成器(DDS，DirectDigital Synthesizer),锁相频率合成器易受频率间隔和频率转换时间的限制,很难满足输出频率快速变化和高速切换的要求。直接数字频率合成器的切换时间可达到数十纳秒量级，具有频率切换速度快的特点，但是专用的直接数字频率合成器芯片由于其内部结构固定，且一般采用串口实现频率设置，需要专用控制器进行控制器，在需固定特殊频点的合成信号场合显得复杂且增加了成本。现有的专用直接数字频率合成器的结构如图1所示，其具有频率源11、频率控制字寄存器12、相位累加器13、正弦波形发生器14、数模转换器15以及滤波器16。频率源11通常是晶体振荡器，其产生稳定的初始频率并提供给相位累加器13，频率控制字寄存器12接收控制信号并向相位累加器13输出信号，相位累加器13将信号输出至正弦波形发生器14，由正弦波形发生器14产生正弦波信号，正弦波信号经数模转换器15以及滤波器16后输出。但是，现有的专用直接数字频率合成器为集成芯片，其将高速的数模转换器15集成在芯片内部，数模转换器15输出的信号为阶梯正弦波的模拟信号，需要使用滤波器16滤除不必要的杂散和谐波信号才能使用。滤波器16通常是宽带低通滤波器，由于滤波器16的频率上限由直接数字频率合成器输出频率的高端决定，如果低通滤波器的带宽超过了直接数字频率合成器的输出频率的倍频程，其将无法过滤数模转换器15输出的杂散和谐波信号，尤其在直接数字频率合成器输出的信号中，频率较高的采样点很少时，滤波器16的滤波特能会非常差，影响了直接数字频率合成器输出的信号的稳定性。
技术实现思路
本技术的主要目的是提供一种输出信号分辨率高且控制灵活的直接数字频率合成器。本技术的另一目的是提供一种输出信号频率稳定的直接数字频率合成器。为实现上述的主要目的，本技术提供的直接数字频率合成器包括频率源，频率源向相位累加器输出频率信号，相位累加器还接收频率控制字寄存器输出的信号，频率控制字寄存器为并行输入的寄存器，相位累加器向正弦波形发生器输出信号，正弦波形发生器输出的信号经数模转换器输出，其中，频率控制字寄存器、相位累加器以及正弦波发生器由复杂可编程逻辑器件构成。由上述方案可见，直接数字频率合成器基于复杂可编程逻辑器件实现，且频率控制字寄存器为并行输入的器件，直接数字频率合成器无需使用专用的控制器进行控制，使其控制灵活、简单、方便。另外，由于直接数字频率合成器自身具有输出信号分辨率高的特定，能够满足现有芯片的工作需要。一个优选的方案是，数模转换器具有R-2R电阻网络，且R-2R电阻网络的输出端连接至运算放大器的输入端。由此可见，直接数字频率合成器的数模转换器使用R-2R电阻网络实现，并由复杂可编程逻辑器件直接驱动，无需使用专用的数模转换器，其生产成本低，消耗功率小。进一步的方案是，正弦波形发生器为正弦波形查询电路，相位累加器的高八位输出端口向正弦波形查询电路输出信号，正弦波形查询电路向R-2R电阻网络输出八位的驱动信号。可见，正弦波形查询电路只接收相位累加器输出的高八位信号，即舍弃其他的信号，这样能够简化正弦波形查询电路，降低直接数字频率合成器的生产成本。更进一步的方案是，数模转换器向窄带跟踪调谐电路输出正弦波信号，且窄带跟踪调谐电路向宽带缓冲放大器输出信号。由此可见，通过调节窄带跟踪调谐电路可以使所选频率点都处于最佳的谐振状态，显著地消除正弦波频率信号中的杂散与谐波成份，提高输出的频率信号的稳定性。【附图说明】图1是现有直接数字频率合成器的电原理框图。图2是本技术实施例的电原理框图。图3是本技术实施例中频率源的电原理框图。图4是本技术实施例中频率控制字寄存器、相位累加器、正弦波发生器、窄带跟踪调谐电路及宽带缓冲放大器的电原理图。图5是本技术实施例中相位累加器与正弦波发生器连接的电原理图。以下结合附图及实施例对本技术作进一步说明。【具体实施方式】本实施例的直接数字频率合成器用于向芯片输出频率信号，作为芯片的时钟频率或者其他工作频率使用。参见图2，本实施例具有恒温晶体振荡器21、倍频电路22、频率控制字寄存器23、相位累加器24、正弦波形发生器25、数模转换器26、窄带跟踪调谐电路27以及宽带缓冲放大器28。恒温晶体振荡器21以及倍频电路22构成本实施例的频率源，其中恒温晶体振荡器21的振荡频率为IOM赫兹，且振荡频率不会因温度的改变而改变，确保向倍频电路22输出稳定的初始频率。参见图3，倍频电路22包括缓冲器31、倍频器32、缓冲器33以及倍频器34，其中倍频器32、34均为5倍的倍频器，因此倍频电路22将恒温晶体振荡器21输出的信号的频率实现25倍的倍频后，输出至相位累加器24。由于倍频电路22使用两个倍频器32、33进行倍频处理，每一个倍频器32、34的结构相同，且电路简单，倍频后的信号频率较为稳定。同时，使用两个缓冲器31、33对频率信号进行缓冲处理，使倍频电路22输出的信号更为稳定、精准。本实施例中，频率控制字寄存器23、相位累加器24以及正弦波形发生器25均由复杂可编程逻辑器件(CPLD, Complex Programmable Logic Device)构成，因此,本技术的直接数字频率合成器是基于复杂可编程逻辑器件实现的直接数字频率合成器。参见图4，频率控制字寄存器23为并行输入的数据寄存器，存储频率控制数据，因此能够同时从多个输入端口接收数据，数据的接收速度较快，其控制更为简单。频率控制字寄存器23接收外部输入的控制数据，并将控制数据暂存其中。另外，频率控制字寄存器23的输出端连接至相位累加器24，向相位累加器24输出信号。相位累加器24的位数可根据直接数字频率合成器的实际工作要求的分辨率灵活选取。本实施例中，相位累加器24为32位，若直接数字频率合成器的输出频率为250M赫兹，则其分辨率约为0.0582赫兹，能够满足大部分芯片的工作要求。本实施例中，正弦波形查询电路25构成正弦波形发生器，其接收相位累加器24输出的信号，同时也接收倍频电路22输出的频率信号。正弦波形查询电路25存储有在不同相位下每一频率信号的幅值数据，因此正弦波形查询电路25的存储单元具有多个字节，每一字节存储一个八位的二进制数据。本实施例中，综合考虑直接数字频率合成器的精度、误差及复杂可编程逻辑器件占用资源等因素，正弦波形查询电路25的存储容量为256字节。正弦波形查询电路25中的存储单元的字节越多，则其输出的信号中采样点越多。但是，当相位累加器24输出的信号的频率很高时，大多数采样点的数值被舍弃。本实施例的正弦波形查询电路25选用带有256个字节的存储单元，每字节八位二进制，其共有八位地址线以及八位数据线。正弦波形`查询电路25与并行输入的相位累加器24的高八位本文档来自技高网...

【技术保护点】
直接数字频率合成器，包括频率源，所述频率源向相位累加器输出频率信号，所述相位累加器还接收频率控制字寄存器输出的信号，所述频率控制字寄存器为并行输入的寄存器，所述相位累加器向正弦波形发生器输出信号，所述正弦波形发生器输出的信号经数模转换器输出；其特征在于：所述频率控制字寄存器、所述相位累加器以及所述正弦波发生器由复杂可编程逻辑器件构成。

【技术特征摘要】
1.直接数字频率合成器，包括 频率源，所述频率源向相位累加器输出频率信号，所述相位累加器还接收频率控制字寄存器输出的信号，所述频率控制字寄存器为并行输入的寄存器，所述相位累加器向正弦波形发生器输出信号，所述正弦波形发生器输出的信号经数模转换器输出； 其特征在于: 所述频率控制字寄存器、所述相位累加器以及所述正弦波发生器由复杂可编程逻辑器件构成。2.根据权利要求1所述的直接数字频率合成器，其特征在于: 所述数模转换器具有R-2R电阻网络。3.根据权利要求2所述的直接数字频率合成器，其特征在于: 所述R-2R电阻网络的输出端连接至运算放大器的输入端。4.根据权利要求2所述的直接数字频率合成器，其特征在于: 所述正弦波形发生器为正弦波形查询电路，所述相位累加器的高八位输出端口向所述正弦波形查询电路输出信号，所述正弦波形查询电路向所述R...

【专利技术属性】
技术研发人员：邱二虎，陈永泰，胡国绛，王兴龙，
申请(专利权)人：珠海市光辰科技有限公司，
类型：实用新型
国别省市：