本发明专利技术公开了一种基于FPGA&SOC手持式探地雷达系统。该系统以一块内嵌FPGA和ARM处理器的集成芯片作为主控单元，配合外围电路和通信单元完成了雷达脉冲发射、数据接收及信号处理等功能。雷达脉冲发射单元和可编程增益放大电路完成了雷达脉冲发射与接收并完成滤波放大等功能；基于FPGA设计的等效采样时序控制单元保证了回波的精确性和分辨力；ARM处理器对雷达回波进行实时处理，通过触摸屏控制器进行人机交互，同时可以上传雷达数据到上位PC机或者云端保存。具有体积小，重量轻，便携性好，可以实现雷达数据的实时在线处理功能，并保证了测量的高精度、操作的自由度和人性化，在军用、工控、民用领域有广泛的应用前景。
【技术实现步骤摘要】
本专利技术涉及一种探地雷达领域，具体是涉及一种基于FPGA&S0C手持式探地雷达系统。
技术介绍
探地雷达(Ground Penetrating Radar，GPR)是一种利用电磁波对地表的穿透能力进行地表下结构或埋藏物探测的无损探测仪器。它通过向地表下发射特定形式的电磁波，根据回波信号的时延、形状及频谱特性等参数，对测量目标的深度、介质结构及性质进行测量，在此基础上，应用数字图像的特征提取与重建技术，对地下目标进行成像处理，以期达到对地下目标定位和检测。传统的探地雷达系统分为两种，一种是利用PC电脑、数据传输驱动单元和外围电路来设计雷达系统，其中数据传输驱动单元包括板卡、USB驱动器等几类，负责接收PC电脑指令执行驱动任务，PC电脑控制板卡驱动和外围电路完成雷达信号的发射接收和数据传输，同时完成雷达数据的分析处理和成像的工作；另一种采用上位机和下位机的架构，上位机采用PC电脑作为载体负责雷达数据的存储、成像和后期处理;下位机一般由MPU或FPGA构成，负责雷达信号的发射接收和数据传输。中国专利申请CN200810104724.5(公开号CN101566687A)公开了一种地质雷达数控采集系统，它包括主机，USB控制模块和数字控制单元。通过CPLD配合USB控制模块完成雷达主机驱动的开发，通过PC电脑控制驱动CPLD完成雷达信号的发射接收传输等工作。中国专利申请CN201219280937.X(公开号CN102799131A)公开了一种基于FPGA的探地雷达下位机控制系统。该系统以FPGA作为主控单元，配合发射机脉冲控制单元、数据采样控制单元和数据通信单元，实现对超窄脉冲探地雷达发射、数据接收和传输等各部分功能的控制。其中FPGA首先通过发射机脉冲控制单元触发发射机发射窄脉冲，然后通过数据采样控制单元发射采样控制信号，通过采样数据接收单元完成信号的接收操作。在探地雷达下位机系统完成一次完成的探测后，通过数据通信单元讲采样数据发送给上位机，进行后续处理。现有的雷达系统，不管是采用PC机作为主控单元或者采用MPU等其他片上系统作为传输控制单元，都离不开PC电脑的后端支持，导致整个雷达主机体积庞大，操作不方便，同时雷达数据采集和后端分析都需要很长的周期，需要较多的时间开销。
技术实现思路
为了解决现有探地雷达系统复杂、体积大、操作不方便的问题，本专利技术提供一种基于FPGA&S0C手持式探地雷达系统，该系统以一块内嵌FPGA和ARM处理器的集成芯片作为主要控制单元，配合外围电路和通信单元完成了探地雷达脉冲发射、数据接收、信号处理、数据传输等功能，整个雷达主机体积小，重量轻，具有较好的便携性，可以实现雷达数据的实时在线处理功能。为了解决上述技术问题，本专利技术采用的技术方案如下: 一种基于FPGA&SOC手持式探地雷达系统，包括作为主控单元的SOC集成芯片、雷达脉冲发射单元、可编程增益放大电路、雷达天线及触摸屏控制器， 所述SOC集成芯片内嵌FPGA和ARM处理器，所述FPGA通过1接口分别与雷达脉冲发射单元、可编程增益放大电路相连，所述雷达脉冲发射单元、可编程增益放大电路分别与雷达天线连接，通过协调各单元的工作状态，完成对雷达信号的发射和采集工作;所述ARM处理器和FPGA通过AXI总线相连，完成参数设计、回波增益表下传、雷达数据上传的工作，所述ARM处理器实时处理雷达数据，并通过与触摸屏控制器相连完成显示和交互的功能。其中，所述系统，还包括通信单元，所述通信单元包括4G模块和以太网模块，使雷达数据通过以太网模块可以上传到上位PC机或者通过4G模块同步到云端备份，同时云端可以在线控制雷达系统设置参数。其中，所述FPGA包括等效采样时序控制单元，所述雷达脉冲发射单元包括温补晶振、延迟芯片和射频调制电路，所述等效采样时序控制单元通过延迟芯片与射频调制电路连接，所述射频调制电路与雷达天线连接;所述等效采样时序控制单元通过温补晶振作为控制时钟，通过FPGA内部粗延迟和延迟芯片细延迟的方法精确控制雷达等效采样时序，发射雷达脉冲。其中，所述可编程增益放大电路采用ADI公司的AD8336完成，所述ARM处理器通过AXI总线将回波增益表下传到FPGA的存储器当中，所述FPGA经过协调时序控制DA根据回波增益表输出电压来完成雷达回波的时变增益放大。其中，雷达数据的上传分别经过了FPGA存储器、ARM处理器内存、上位PC机内存，分别可以在ARM处理器的内存卡和上位PC机内存磁盘进行永久保存;在FPGA传输过程中通过乒乓操作完成了“从AD采样模块到FPGA存储器的间隔存储”到“FPGA存储器到ARM内存的突发上传”的操作。其中，在所述ARM处理器中采用嵌入式Iinux操作系统完成雷达数据处理、特征提取、彩图显示及参数控制，并基于Qt框架完成雷达界面设计交互功能。其中，该系统的最小时间步进精度10ps，发射脉冲重复频率10KHz?IMHz可选，采样深度128?4096可选，每秒扫描速率16?2048可选，模数转换16位，前置增益Odb?10db可选，手动或自动调整雷达回波增益曲线，显示方式:波形、彩色、灰度可选，采集触发方式:打标、测量轮、持续时间可选。其中，所述SOC集成芯片还包括采样存储单元，所述采样存储单元通过1接口与所述FPGA连接。有益效果:本专利技术所述的一种基于FPGA&SOC手持式探地雷达系统，具有的优点如下:整个系统的所有数字部分都是通过一个集成芯片完成，使整个雷达主机体积小，重量轻，功耗低，具有较好的便携性;强大的ARM处理器配合FPGA的并行编程，实现对雷达回波数据的实时在线处理;通过“高稳温补晶振+粗延迟+细延迟”设计的时序系统保证了系统测量的高精确度，基于Qt界面的嵌入式Iinux程序设计保证了软件的自由度和交互人性化;还可以进行数据在线上传、云端同步的操作，在军用、工控、民用领域有广泛的应用前景。【附图说明】图1是本专利技术基于FPGA&SOC手持式探地雷达系统的整体结构框图。图2是本专利技术等效采样时序控制及发射采样时序同步结构图。图3是本专利技术雷达回波时变增益实现空间结构图。图4是本专利技术中雷达采集数据空间传输图。图5是本专利技术基于FPGA&S0C手持式探地雷达系统中ARM处理器的软件流程图。图6是本专利技术软件实际工作测试界面。图中: 1-S0C集成芯片，2- ARM处理器，3- FPGA，4_雷达脉冲发射单元，5-可编程增益放大电路，6-雷达天线，7-采样存储单元，8-触摸屏控制器。【具体实施方式】下面通过实施例并结合附图，对本专利技术的技术方案作进一步具体的说明。图1是本专利技术基于FPGA&S0C手持式探地雷达系统的整体结构框图。如图1所示，本专利技术所述的一种基于FPGA&S0C手持式探地雷达系统，其特征在于，包括作为主控单元的SOC集成芯片1、雷达脉冲发射单元4、可编程增益放大电路5、雷达天线6及触摸屏控制器8， 所述SOC集成芯片I内嵌FPGA3和ARM处理器2，所述FPGA 3通过1接口分别与雷达脉冲发射单元4、可编程增益放大电路5相连，所述雷达脉冲发射单元4、可编程增益放大电路5分别与雷达天线6连接，通过协调各单元的工作状态，完成本文档来自技高网...
【技术保护点】
一种基于FPGA&SOC手持式探地雷达系统，其特征在于，包括作为主控单元的SOC集成芯片（1）、雷达脉冲发射单元(4)、可编程增益放大电路(5)、雷达天线（6）及触摸屏控制器(8)，所述SOC集成芯片（1）内嵌FPGA（3）和ARM处理器（2），所述FPGA(3)通过IO接口分别与雷达脉冲发射单元(4)、可编程增益放大电路(5)相连，所述雷达脉冲发射单元(4)、可编程增益放大电路(5)分别与雷达天线（6）连接，通过协调各单元的工作状态，完成对雷达信号的发射和采集工作；所述ARM处理器(2)和FPGA(3)通过AXI总线相连，完成参数设计、回波增益表下传、雷达数据上传的工作，所述ARM处理器（2）实时处理雷达数据，并通过与触摸屏控制器(8)相连完成显示和交互的功能。
【技术特征摘要】
【专利技术属性】
技术研发人员：周立青，曹磊，田茂，李德识，陈隆，杨琳，刘青松，
申请(专利权)人：武汉大学，
类型：发明
国别省市：湖北;42
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。