差分输入限幅放大器制造技术

差分输入限幅放大器由两个限幅电路、两个电阻分压网络、两个电流镜阵列和运算放大器组成，差分输入信号Ｐ１和Ｐ２分别与电阻两个电阻分压网络和第二电阻分压网络相连，参考输入电压Ｖｒｅｆ和第一电阻分压网络相连；第二电流镜阵列的输出端分别与第一电流镜阵列的输入端、第一限幅电路的输入端和第二限幅电路的输入端相连；第一限幅电路的输出端分别与第一电流镜阵列和第二电阻分压网络的输入端相连；第二限幅电路的输出端分别与第一电流镜阵列和第一电阻分压网络的输入端相连；第一电阻分压网络的输出端分别与第一限幅电路和运算放大器的输入端相连；第二电阻分压网络的输出端分别与第二限幅电路和运算放大器的输入端相连；运算放大器输出最终结果Ｖｏｕｔ。

【技术实现步骤摘要】

本专利技术涉及一种差分输入限幅放大器，可以实现对输入信号在限幅区的较好的限幅和在放大区良好的线性放大作用。
技术介绍
近年来，随着电信网，计算机网络和INTERNET网络的迅猛发展，多媒体通信的广泛应用，信息高速公路的大规模建设，对高速度的通信系统的要求越来越高。差分输入限幅放大器广泛应用于卫星通信，雷达系统，光纤通信等系统中。限幅放大器具有以下几个作用首先，它可以作为接收器的主要放大器；其次，它可以结合无源滤波器用在时钟恢复电路中来限制从数据输入端检测到的时钟信号的幅值；而且它还可以用于输入输出缓冲器中对数据和时钟信号进行整形。 国外对限幅放大器的研究很多，限幅放大器的种类也多种多样，从工艺上可以分为CMOS结构，BICMOS结构，SIGE结构和SI_POLAR结构；从性能上又可分为高增益，低功耗和高速的限幅放大器等。国内和国外所研究的限幅放大器结构比较相似，一般包括输入缓冲级、二～四级差分放大单元、输出缓冲级和一对全局直流负反馈网络四部分组成，并且输入信号在最后一级放大单元的输出端达到限幅状态，实现限幅的功能；输入缓冲级实现阻抗匹配和电平位移，输出缓冲级实现阻抗匹配和提供足够大的驱动能力；全局直流负反馈网络用于稳定工作点和直流增益。这种结构有它的优点，如对噪声的抑制，增益大，匹配性好等，但这种限幅放大器结构比较复杂，并且限幅的幅度不容易调节，而本专利技术设计的限幅放大器不仅结构简单，而且输出波形的限幅幅值范围可以很容易的以电平Vref为中心进行上下调节。
技术实现思路
本专利技术的技术解决问题克服现有技术的不足，提出一种具有在线性输入范围内线性度好，当输入电压的绝对值大于某个值时，限幅效果较好，环路具有良好稳定性的差分输入限幅放大器。 本专利技术的技术解决方案差分输入的限幅放大器，其特点在于由第一限幅电路、第二限幅电路、第一电阻分压网络、第二电阻分压网络、第一电流镜阵列、第二电流镜阵列、运算放大器组成，差分输入信号P1和P2分别与第一电阻分压网络和第二电阻分压网络相连，参考输入电压Vref和第一电阻分压网络相连；第二电流镜阵列的输出端分别与第一电流镜阵列的输入端、第一限幅电路的输入端和第二限幅电路的输入端相连；第一限幅电路的输出端分别与第一电流镜阵列和第二电阻分压网络的输入端相连；第二限幅电路的输出端分别与第一电流镜阵列和第一电阻分压网络的输入端相连；第一电阻分压网络的输出端分别与第一限幅电路和运算放大器的输入端相连；第二电阻分压网络的输出端分别与第二限幅电路和运算放大器的输入端相连；运算放大器输出最终结果Vout。 本专利技术的工作过程第一限幅电路和第二限幅电路的作用是对差分输入信号P1和P2分别进行限幅，即当输入信号P1电压值小于零时，第二限幅电路起作用将Q6点的电压限在零幅左右；当输入信号P2电压值小于零时，第一限幅电路起作用将Q5点的电压限在零幅左右；限幅后的信号经过第一电阻分压网络和第二电阻分压网络分压后得到合适的电平分别输入给运算放大器，在第一电阻分压网络、第二电阻分压网络和运算放大器的共同作用下使得输出结果Vout是一个关于Vref和P1、P2电压幅值的分段函数；第一电流阵列和第二电流阵列为电路提供偏置电流以保证电路的正常工作。 本专利技术与现有技术相比的优点在于本专利技术通过设置电阻分压网络并配合使用运算放大器，在线性输入范围内可以得到输出电压增量和输入电压差很好的线性关系，当输入电压的绝对值大于某个值时，输出电压值主要与参考电压有关而和输入信号的关系很微弱，从而达到限幅的目的；并且环路具有良好的稳定性，能够嵌位负值的输入电平。通过CADENCE的SPECTRA仿真器验证，结果证明此电路具有上述的功能和性能。附图说明图1为本专利技术差分输入限幅放大器输入信号P1与P2时序和幅值关系图；图2为本专利技术差分输入限幅放大器原理框图；图3为本专利技术差分输入限幅放大器电原理图。具体实施方式如图2、图3所示，本专利技术差分输入限幅放大器由第一限幅电路811、第二限幅电路812、第一电阻分压网络813、第二电阻分压网络814、第一电流镜阵列815、第二电流镜阵列816和运算放大器817组成。 输入参考信号Vref作为差分输入限幅放大器输出电平的参考电平，差分输入限幅放大器的输出电压将以Vref为中心而上下摆动，一般Vref为0.5倍的VDD电压。 第一电阻分压网络813由电阻131，电阻132，电阻133，电阻134顺次串连而成，电阻134的一端和数据输入端P1相连，电阻131的一端和参考电平Vref相连，电阻131与电阻132的相连点Q3和运算放大器817的输入端(NPN管174的基极)相连，电阻132和电阻133的相连点Q2和限幅电路811的输入端(NPN管115的集电极)相连，电阻133和电阻134的连接点Q6和限幅电路812的输出端(NPN管124和NPN管125的发射极相连点)相连。 第二电阻分压网络814由电阻141，电阻142，电阻143，电阻144顺次串连而成，电阻144的一端和数据输入端P2相连，运算放大器817中NPN管178的发射极与电流镜阵列815中NMOS管157的漏端相连并与电阻141的一段相连，电阻141与电阻142的相连点Q1和运算放大器817的输入端(NPN管173的基极)相连，电阻142和电阻143的相连点Q2和限幅电路812的输入端(NPN管125的集电极)相连，电阻143和电阻144的连接点Q5和限幅电路811的输出端(NPN管114和NPN管115的发射极相连点)相连。为了使电路的两个输入端具有良好的匹配输入阻抗，需要使得电阻131、电阻132、电阻133与电阻134的阻值之和等于电阻141、电阻142、电阻143与电阻144的阻值之和，并且为了得到输出电压增量和输入电压差之间良好的线性关系，且同时具有良好的限幅效果，需要调整电阻131、电阻132、电阻133、电阻134、电阻141、电阻142、电阻143和电阻144的各个阻值。 第一限幅电路811由NPN管111，NPN管112，NPN管113，NPN管114，NPN管115组成，NPN管111的基极和NPN管112的基极及NPN管113的集电极相连并与电流镜阵列816中PMOS管162的漏端相连，NPN管111和NPN管112的集电极分别与电源VDD端相连，NPN管111的发射极与NPN管114的基极及NPN管115的基极相连并与电流源阵列815中NMOS管153的漏端相连，NPN管112的发射极与NPN管113的基极相连并与NPN管114的集电极相连，NPN管113的发射极接到地端。限幅电路811实现如下功能当输入信号P1为正值，P2为负值且小于某个值时，它可能会使Q5点低与0V，但此时由于NPN管113的发射极接到地端，所以NPN管113的基极电位为一个Vbe，因此NPN管111与NPN管112的基极电位为两倍的Vbe，又由于NPN管111的发射极与NPN管114和NPN管115的基极相连，所以易推出NPN管114与NPN管115的发射极电位应为0V，从而将Q5点的电位嵌位到0V，这就是说无论输入信号P2值有多小，Q5点的电位也会被嵌位到0V；同样的，由于限幅电路812的存在，无论输入信号P1值有多小，本文档来自技高网...

【技术保护点】
差分输入限幅放大器，其特征在于：由第一限幅电路（８１１）、第二限幅电路（８１２）、第一电阻分压网络（８１３）、第二电阻分压网络（８１４）、第一电流镜阵列（８１５）、第二电流镜阵列（８１６）、运算放大器（８１７）组成，差分输入信号Ｐ１和Ｐ２分别与第一电阻分压网络（８１３）和第二电阻分压网络（８１４）相连，参考输入电压Ｖｒｅｆ和第一电阻分压网络（８１３相连；第二电流镜阵列（８１６）的输出端分别与第一电流镜阵列（８１５）的输入端、第一限幅电路（８１１）的输入端和第二限幅电路（８１２）的输入端相连；第一限幅电路（８１１）的输出端分别与第一电流镜阵列（８１５）和第二电阻分压网络（８１４）的输入端相连；第二限幅电路（８１２）的输出端分别与第一电流镜阵列（８１５）和第一电阻分压网络（８１３）的输入端相连；第一电阻分压网络（８１３）的输出端分别与第一限幅电路（８１１）和运算放大器（８１７）的输入端相连；第二电阻分压网络（８１４）的输出端分别与第二限幅电路（８１２）和运算放大器（８１７）的输入端相连；运算放大器（８１７）输出最终结果Ｖｏｕｔ。

【技术特征摘要】
1.差分输入限幅放大器，其特征在于由第一限幅电路(811)、第二限幅电路(812)、第一电阻分压网络(813)、第二电阻分压网络(814)、第一电流镜阵列(815)、第二电流镜阵列(816)、运算放大器(817)组成，差分输入信号P1和P2分别与第一电阻分压网络(813)和第二电阻分压网络(814)相连，参考输入电压Vref和第一电阻分压网络(813相连；第二电流镜阵列(816)的输出端分别与第一电流镜阵列(815)的输入端、第一限幅电路(811)的输入端和第二限幅电路(812)的输入端相连；第一限幅电路(811)的输出端分别与第一电流镜阵列(815)和第二电阻分压网络(814)的输入端相连；第二限幅电路(812)的输出端分别与第一电流镜阵列(815)和第一电阻分压网络(813)的输入端相连；第一电阻分压网络(813)的输出端分别与第一限幅电路(811)和运算放大器(817)的输入端相连；第二电阻分压网络(814)的输出端分别与第二限幅电路(812)和运算放大器(817)的输入端相连；运算放大器(817)输出最终结果Vout。2.根据权利要求1所述的差分输入限幅放大器，其特征在于所述的第一电阻分压网络(813)由电阻(131)，电阻(132)，电阻(133)，电阻(134)顺次串连而成，电阻(134)的一端和数据输入端P1相连，电阻(131)的一端和参考电平Vref相连，电阻(131)与电阻(132)的相连点Q3和运算放大器(817)的输入端，即NPN管(174)的基极相连，电阻(132)和电阻(133)的相连点Q2和限幅电路(811)的输入端，即NPN管(115)的集电极相连，电阻(133)和电阻(134)的连接点Q6和限幅电路(812)的输出端，即NPN管(124)和NPN管(125)的发射极相连点相连。3.根据权利要求1所述的差分输入限幅放大器，其特征在于所述的第二电阻分压网络(814)由电阻(141)，电阻(142)，电阻(143)，电阻(144)顺次串连而成，电阻(144)的一端和数据输入端P2相连，运算放大器(817)中NPN管(178)的发射极与电流镜阵列(815)中NMOS管(157)的漏端相连并与电阻(141)的一段相连，电阻(141)与电阻(142)的相连点Q1和运算放大器(817)的输入端，即NPN管(173)的基极相连，电阻(142)和电阻(143)的相连点Q2和限幅电路(812)的输入端，即NPN管(125)的集电极相连，电阻(143)和电阻(144)的连接点Q5和第一限幅电路(811)的输出端，即NPN管(114)和NPN管(115)的发射极相连点相连。4.根据权利要求1所述的差分输入限幅放大器，其特征在于所述的第一限幅电路(811)由NPN管(111)，NPN管(112)，NPN管(113)，NPN管(114)，NPN管(115)组成，NPN管(111)的基极和NPN管(112)的基极及NPN管(113)的集电极相连并与电流镜阵列(816)中PMOS管(162)的漏端相连，NPN管(111)和NPN管(112)的集电极分别与电源VDD端相连，NPN管(111)的发射极与NPN管(114)的基极及NPN管(115)的基极相连并与电流源阵列(815)中NMOS管153的漏端相连，NPN管(112)的发射极与NPN管(113)的基极相连并与NPN管(114)的集电极相连，NPN管(113)的发射极接到地端。5.根据权利要求1所述的差分输入限幅放大器，其特征在于所述的第二限幅电路(812)由NPN管(1...

【专利技术属性】
技术研发人员：李海松，边疆，权海洋，
申请(专利权)人：北京时代民芯科技有限公司，中国航天时代电子公司第七七二研究所，
类型：发明
国别省市：11[中国|北京]