本发明专利技术公开了一种复合机制的条形栅隧穿场效应晶体管及其制备方法，属于CMOS超大集成电路(ULSI)中的场效应晶体管逻辑器件与电路领域。该隧穿场效应晶体管通过改变栅形貌，利用条形栅两侧的PN结耗尽效应使得栅下表面沟道能带提高，改善了器件的亚阈特性，并利用双掺杂源区引入的复合机制有效地提高了器件的开态电流，且“工”字犁的有源区的设计可以大大抑制从两部分掺杂源区到掺杂漏区之间的体泄漏电流，包括源漏直接隧穿电流和穿通电流，抑制了短沟效应，从而使得器件能应用在更小的尺寸下。
【技术实现步骤摘要】
【专利摘要】本专利技术公开了，属于CMOS超大集成电路(ULSI)中的场效应晶体管逻辑器件与电路领域。该隧穿场效应晶体管通过改变栅形貌，利用条形栅两侧的PN结耗尽效应使得栅下表面沟道能带提高，改善了器件的亚阈特性，并利用双掺杂源区引入的复合机制有效地提高了器件的开态电流，且“工”字犁的有源区的设计可以大大抑制从两部分掺杂源区到掺杂漏区之间的体泄漏电流，包括源漏直接隧穿电流和穿通电流，抑制了短沟效应，从而使得器件能应用在更小的尺寸下。【专利说明】
本专利技术属于CMOS超大集成电路(ULSI)中的场效应晶体管逻辑器件与电路领域，具体涉及。
技术介绍
在摩尔定律的驱动下，传统MOSFET的特征尺寸不断缩小，如今已经进入纳米尺度，随之而来，器件的短沟道效应等负面影响也愈加严重。漏致势垒降低、带带隧穿等效应使得器件关态漏泄电流不断增大，同时，传统MOSFET的亚阈值斜率受到热电势的限制无法随着器件尺寸的缩小而同步减小，由此增加了器件功耗。功耗问题如今已经成为限制器件等比例缩小的最严峻的问题。为了能将器件应用在超低压低功耗领域，采用新型导通机制而获得超陡亚阈值斜率的器件结构和工艺制备方法已经成为小尺寸器件下大家关注的焦点。近些年来研究者们提出了一种可能的解决方案，就是采用隧穿场效应晶体管(TFET)。TFET不同于传统M0SFET，其源漏掺杂类犁相反，利用栅极控制反向偏置的P-1-N结的带带隧穿实现导通，能突破传统MOSFET亚阈值斜率60mV/dec的限制，并且其漏电流非常小。TFET具有低漏电流、低亚阈值斜率、低工作电压和低功耗等诸多优异特性，但由于受源结隧穿几率和隧穿面积的限制，TFET面临着开态电流小的问题，远远比不上传统MOSFET器件，极大限制了 TFET器件的应用。另外，具有陡直亚阈值斜率的TFET器件在实验上也较难实现，这是因为实验较难在源结处实现陡直的掺杂浓度梯度以致器件开启时隧穿结处的电场不够大，这会导致TFET的亚阈值斜率相对理论值退化。因此，如何在源结实现陡直的掺杂浓度梯度而获得超低的亚阈值斜率，同时获得较高的开态电流，成为了现今TFET器件面临的主要问题。
技术实现思路
本专利技术的目的在于提出。在与现有的CMOS工艺完全兼容的条件下，该结构改变了传统隧穿场效应晶体管的栅版图结构以及沟道形貌，能等效实现陡直的源结掺杂浓度的效果，显著优化TFET器件的亚阈值斜率，并同时有效抑制短沟情况下的源漏直接隧穿电流，保持低的泄漏电流。另外，在源端相反类型的深结深的掺杂能一方面进一步优化该器件的源端隧穿结，进一步增大带带隧穿开启时的电场，从而优化TFET器件的亚阂特性，另一方面在稍高栅压的情况下开启较大的正向PN结电流，从而优化器件的导通电流。同时，较低掺杂的漏区也可有效抑制TFET器件的双极效应。本专利技术的技术方案如下:本专利技术隧穿场效应晶体管包括一个半导体衬底、一个掺杂源区、一个掺杂漏区、一个控制栅和一个栅介质层。所述掺杂源区和掺杂漏区分别位于控制栅的两侧，其特征在于，掺杂源区由高浓度的浅结掺杂区和较低浓度的深结掺杂区两部分组成，且这两部分掺有不同掺杂类犁的杂质，高浓度的浅结掺杂源区的掺杂浓度在IX IO2ciCnT3至IX IO21CnT3之间，结深<20nm，掺杂漏区和较低浓度的深结掺杂源区的掺杂浓度在I X IO18CnT3至I X IO19CnT3之间，结深需大于浅结源区和耗尽层宽度之和，典犁值为>40nm，其中，较低浓度的深结掺杂源区和掺杂漏区的杂质类犁和浓度均一致，靠条形栅自对准同时形成。与通常的隧穿场效应晶体管的控制栅相比，本专利技术控制栅为栅长大于栅宽的条形结构，控制栅的一侧与掺杂漏区连接，控制栅的另一侧向掺杂源区横向延伸，即条形控制栅部分位于掺杂源区和掺杂漏区之间，另一部分延伸到掺杂源区，所述两部分掺杂源区均靠条形栅自对准形成，条形栅下无掺杂区域，位于条形栅下的区域仍是沟道区，位于掺杂源区和掺杂漏区之间的有源区仅存在控制栅以下的沟道区，器件的有源区俯视呈“工”字犁。衬底的掺杂浓度在IX IO14CnT3至IX IO17CnT3之间。所述较低浓度掺杂源区的掺杂面积相对高浓度掺杂源区的掺杂面积更大，以便同时能将两部分掺杂源区电引出。所述控制栅的位于掺杂源区和掺杂漏区之间的长度与延伸到掺杂源区的长度比为1:1一I: 5，控制栅的栅宽小于2倍的源耗尽层宽度，源耗尽层宽度的范围为25nm — 1.5um。上述隧穿场效应晶体管的制备方法，包括以下步骤:(I)在半导体衬底上通过光刻刻蚀出“工”字型有源区；(2)生长栅介质层；(3)淀积控制栅材料，接着光刻和刻蚀，形成条形栅图形；(4)以控制栅为掩膜，离子注入，自对准形成较低浓度掺杂源区和掺杂漏区；(5)光刻暴露出高浓度掺杂源区，以光刻胶和控制栅为掩膜，离子注入形成另一种掺杂类型的高浓度的浅结掺杂源区，然后快速高温热退火激活源漏掺杂杂质；(6)最后进入常规CMOS后道工序，包括淀积钝化层、开接触孔以及金属化等，即可制得所述的隧穿场效应晶体管，如图5所示。上述的制备方法中，所述步骤(I)中的半导体衬底材料选自S1、Ge、SiGe、GaAs或其他I1-VI，II1-V和IV-1V族的二元或三元化合物半导体、绝缘体上的硅(SOI)或绝缘体上的锗(GOI)。上述的制备方法中，所述步骤(2)中的栅介质层材料选自Si02、Si3N4和高K栅介质材料。上述的制备方法中，所述步骤(2)中的生长栅介质层的方法选自下列方法之一:常规热氧化、掺氮热氧化、化学气相淀积和物理气相淀积。上述的制备方法中，所述步骤(3)中的控制栅材料选白掺杂多晶硅、金属钴，镍以及其他金属或金属硅化物。本专利技术的技术效果如下:一、在相同的有源区面积下，本专利技术利用延展进源区内的条形栅，能实现更大的隧穿面积，进而能得到高于传统TFET的导通电流；并由于在源区注入了相对高浓度掺杂更深结深的较低浓度的掺杂杂质，使得在较深结深处的杂质没有被杂质补偿和耗尽，从而在较高栅压时能提供较大的正向PN结导通电流，大大提高了器件的开态电流。并由于在源区注入了相反类型的深结深的较低浓度的杂质，能使得该器件源结处的隧穿结获得更加陡峭的能带弯曲，从而使得器件发生带带隧穿时的电场更大，进一步提高TFET器件的亚阈值斜率。二、在与现有的CMOS工艺完全兼容的条件下，通过改变栅形貌，利用条形栅两侧的PN结耗尽效应使得栅下表面沟道能带提高，因此当该器件发生带带隧穿时能获得比传统TFET更陡的能带和更窄的隧穿势垒宽度，等效实现了陡直的隧穿结掺杂浓度梯度的效果，从而大幅提高传统TFET的亚阈特性；且“工”字型的有源区的设计可以大大抑制从两部分掺杂源区到掺杂漏区之间的体泄漏电流，包括源漏直接隧穿电流和穿通电流，抑制了短沟效应，从而使得器件能应用在更小的尺寸下。同时，较低浓度的掺杂漏区的设计也可以有效抑制来自漏结处的隧穿电流，抑制TFET器件的双极效应，并进一步降低器件的泄漏电流。 简而言之，该器件结构采用了条形栅结构、“工”字型有源区和双掺杂源区的设计，引入了带带隧穿和正向PN结的复合机制，一方面有效地调制了传统TFET器件的源端隧穿结，实现了源结具有更加陡直的能带弯曲和更大的隧穿电场的效果，提高了 TFET器件的亚阈特本文档来自技高网...
【技术保护点】
一种隧穿场效应晶体管，包括一个半导体衬底、一个掺杂源区、一个掺杂漏区、一个控制栅和一个栅介质层，所述掺杂源区和掺杂漏区分别位于控制栅的两侧，其特征在于，掺杂源区由高浓度的浅结掺杂区和低浓度的深结掺杂区两部分组成，上述高浓度掺杂区和低浓度掺杂区掺有不同掺杂类型的杂质，高浓度掺杂区的掺杂浓度在1×1020cm?3至1×1021cm?3之间，高浓度掺杂区的结深小于20nm，低浓度掺杂区的掺杂浓度在1×1018cm?3至1×1019cm?3之间，低浓度掺杂区的结深需大于高浓度掺杂区结深和耗尽层宽度之和，低浓度掺杂区的掺杂面积相对高浓度掺杂区的掺杂面积大，控制栅为栅长大于栅宽的条形结构，控制栅的一侧与掺杂漏区连接，控制栅的另一侧向掺杂源区横向延伸，条形栅下无掺杂区域，位于条形栅下的区域仍是沟道区，位于掺杂源区和掺杂漏区之间的有源区仅存在控制栅以下的沟道区，器件的有源区俯视呈“工”字型。
【技术特征摘要】
【专利技术属性】
技术研发人员：黄如，黄芊芊，吴春蕾，王佳鑫，詹瞻，王阳元，
申请(专利权)人：北京大学，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。