用于LTE RRU的模拟BBU测试装置、系统及方法制造方法及图纸

一种用于LTE?RRU的模拟BBU测试装置及系统、方法，装置包括处理器模块、逻辑模块、光接口模块、时钟模块，处理器模块、逻辑模块、光接口模块依次电性连接，时钟模块向逻辑模块、光接口模块、处理器模块输出时钟信号；处理器模块包括CPU芯片及与CPU芯片分别连接的CPLD、存储单元和接口电路；逻辑模块包括FPGA和SRAM；所述光接口模块包括串并转换单元和光电转换单元。本发明专利技术结构简单，通用性强，能够通过实现部分真实LTE-BBU的功能，从而在不借助真实BBU，也不需要为了配合测试额外修改待测RRU的原有功能的条件下，提供基本的RRU测试环境，完全满足对多种制式的RRU性能指标和稳定性的各项测试工作。

【技术实现步骤摘要】
用于LTERRU的模拟BBU测试装置、系统及方法
本专利技术涉及通信
，尤其是涉及一种用于LTE射频拉远单元的模拟BBU测试方案。
技术介绍
现有的LTE（LongTermEvolution，长期演进）E-NodeB（EvolvedNodeB，演进的B节点）多采用分布式结构，分布式基站的技术特点是指基站的BBU（BaseBandUnit，基站处理单元）和RRU（RemoteRadioUnit，射频拉远单元）各自作为独立的模块分开放置并通过光纤相连的一种基站模式。RRU的一个射频通道包括了发射通道和接收通道。根据实际组网及应用场景，RRU通道数可以是1，2，4，8。RRU+BBU构成传统意义上的完整基站，其中，BBU部分实现的主要功能为：主控、时钟、基带处理、Iub接口处理，RRU实现的主要功能包括：数字中频、收发信机、功放和低噪放。两者之间用光纤连接，传输基带信号。Iub接口是RNC和NodeB之间的接口。射频拉远单元是LTE网络分布式基站设备中不可缺少的一部分，它的性能指标直接影响整个网络的质量。在RRU的实际生产和研发过程中，需要对RRU的各项指标和稳定性进行测试。由于RRU主要负责实现LTE基站系统中的射频部分，并且只能通过光纤与BBU相连，所以当前RRU的测试依赖于复杂的基带处理单元BBU和射频仪器仪表，不便于RRU的研发和生产。因此，研发一种具有基本BBU功能，并能根据RRU的特点提供相应测试用例和测试软件的模拟BBU系统，对于简化RRU的测试方式，降低测试成本，加快LTE网络的商用进程，保证网络的质量具有重大意义。
技术实现思路
本专利技术要解决的技术问题是提供一种针对LTE射频拉远单元的测试方案，使得能够以低廉的成本高效的完成LTE射频拉远单元的测试工作。本专利技术的技术方案为一种用于LTERRU的模拟BBU测试装置，所述RRU为基站处理单元，所述BBU为射频拉远单元，包括处理器模块、逻辑模块、光接口模块和时钟模块，处理器模块、逻辑模块、光接口模块依次电性连接，时钟模块向逻辑模块、光接口模块和处理器模块分别输出时钟信号；所述处理器模块，包括CPU芯片及与CPU芯片分别连接的CPLD、存储单元和接口电路；所述逻辑模块，包括FPGA和SRAM，FPGA和SRAM连接；所述光接口模块包括串并转换单元和光电转换单元，串并转换单元和光电转换单元连接。而且，所述时钟模块输出的时钟信号包括50M时钟和122.88M时钟；其中，50M时钟由晶振芯片提供，122.88M时钟通过时钟芯片提供，时钟芯片以串并转换单元在上行测试过程中恢复的122.88M时钟或10M时钟为参考时钟，10M时钟为外接提供或者由晶振芯片提供。而且，所述处理器模块的CPU芯片通过POWERPC实现；所述存储单元包括FPGA和SDRAM。本专利技术还相应提供了用于LTERRU的模拟BBU测试系统，包括模拟BBU测试装置、被测RRU、计算机、频谱分析仪和信号源，计算机与模拟BBU测试装置通过RS232串口线和网线连接，模拟BBU测试装置与被测RRU通过光纤连接，被测RRU与频谱分析仪、信号源分别通过射频测试线连接。本专利技术还相应提供了用于LTERRU的模拟BBU测试方法，通过计算机配置模拟BBU测试装置的光口速率和IQ数据源文件，对被测RRU在多种制式和多种带宽下进行测试，所述多种制式包括TDD-LTE和FDD-LTE，所述多种带宽包括5M、10M、15M、20M和40M，所述测试包括下行测试过程和上行测试过程。而且，配置IQ数据源文件的实现方式是，将IQ数据源文件存储在处理器模块的FLASH中，开始下行测试过程时加载到逻辑模块中的SRAM中。而且，下行测试过程实现方式如下，模拟BBU测试装置中，CPU芯片根据系统需求和计算机的配置指令产生控制管理信息，并通过FPGA将IQ数据源文件加载到SRAM中，FPGA从SRAM中载入IQ数据源文件，将IQ数据源文件中的IQ数据与控制管理信息编码，以并行数据的形式发送给光接口模块，光接口模块中的串并转换单元将并行数据转换为串行数据并发送到光电转换单元，通过光电转换单元将串行数据从电信号转换为光信号，通过光纤下发光信号给被测RRU；频谱分析仪分析被测RRU的下行通道指标。而且，上行测试过程实现方式如下，信号源产生的信号经过被测RRU内部处理后，被测RRU将所得基带数据通过光信号上传至模拟BBU测试装置；模拟BBU测试装置中，光电转换单元将光信号转换为电信号并发送到串并转换单元，再通过串并转换单元将串行数据形式的电信号转换为并行数据，FPGA将并行数据形式的基带数据进行解调得到IQ数据和控制管理信息，并输出到处理器模块进行处理，处理器模块对控制管理信息进行相应处理，并将IQ数据发送到计算机；在计算机对所接收的IQ数据进行分析。本专利技术具有通用性强，架构实现简单，资源少、成本低的优点，能够在不借助真实BBU，也不需要为了配合测试额外修改待测RRU的原有功能的条件下，提供基本的RRU测试环境，完全满足对RRU的性能指标和稳定性的各项测试工作。附图说明图1为本专利技术实施例的RRU自动化稳定性测试装置的实现框图。图2为本专利技术实施例的系统时钟框图。图3为本专利技术实施例的RRU测试框图。具体实施方式下面结合附图和实施例对本专利技术作进一步说明。请参阅如图1所示，本专利技术实施例所提提供用于LTE射频拉远单元测试的模拟BBU测试装置由下列部分组成：处理器模块、逻辑模块、光接口模块、时钟模块。如图1所示，处理器模块、逻辑模块、光接口模块依次电性连接，主要用于传输上下行数据。各模块内单元可采用现有技术中已有的芯片和电路实现，为便于实施参考起见，提供说明如下：所述处理器模块以CPU为核心，包括CPU芯片、CPLD、存储单元、与CPU芯片电性连接的接口电路。所述存储单元包括FLASH和SDRAM芯片，用于接受CPU的操作，存储数据；存储在FLASH的数据包括系统程序、CPLD代码、FPGA代码、IQ数据源以及其他日志信息，这部分数据在系统启动后加载；SDRAM用于在设备工作过程中存储临时数据。CPU芯片是处理器模块的核心，可以用POWERPC实现，采用Vxworks操作系统，用于完成各业务芯片的配置和监控，产生和交互控制、管理信息，管理软件版本的升级，生成和管理日志文件；并通过本地数据总线和地址总线实现对外部存储器（FLASH和SDRAM）的访问，完成系统自启动、程序加载的功能。实施例的CPU采用MPC852T芯片，具体实施时也可由本领域技术人员选择其他处理器芯片。CPLD用于扩展CPU的接口，具体实施时，CPU可通过CPLD实现对各业务芯片（FPGA、时钟芯片、串并转换芯片、各种接口芯片等）的配置和监控以及系统复位功能，并可以通过传输链路和接口电路分别与RRU和计算机交互控制、管理信息。所述接口电路包括以太网接口和RS-232接口，用于与外部计算机交互信息。通过交互信息，外部计算机对模拟BBU测试装置的操作可包括：1、对软件（一般包括系统程序、CPLD代码、FPGA代码、IQ数据源）进行升级和更新；2、给模拟BBU测试装置发送配置指令，包括配置模拟BBU测试装置的相关参数，如光口速率、时钟参考3、读取模拟BBU测试装置的运行状态。所述逻辑本文档来自技高网...

【技术保护点】
一种用于LTE?RRU的模拟BBU测试装置，所述RRU为基站处理单元，所述BBU为射频拉远单元，其特征在于：包括处理器模块、逻辑模块、光接口模块和时钟模块，处理器模块、逻辑模块、光接口模块依次电性连接，时钟模块向逻辑模块、光接口模块和处理器模块分别输出时钟信号；所述处理器模块，包括CPU芯片及与CPU芯片分别连接的CPLD、存储单元和接口电路；所述逻辑模块，包括FPGA和SRAM，FPGA和SRAM连接；所述光接口模块包括串并转换单元和光电转换单元，串并转换单元和光电转换单元连接。

【技术特征摘要】
1.一种用于LTERRU的模拟BBU测试装置，所述BBU为基站处理单元，所述RRU为射频拉远单元，其特征在于：包括处理器模块、逻辑模块、光接口模块和时钟模块，处理器模块、逻辑模块、光接口模块依次电性连接，时钟模块向逻辑模块、光接口模块和处理器模块分别输出时钟信号；所述处理器模块，包括CPU芯片及与CPU芯片分别连接的CPLD、存储单元和接口电路；所述逻辑模块，包括FPGA和SRAM，FPGA和SRAM连接；所述光接口模块包括串并转换单元和光电转换单元，串并转换单元和光电转换单元连接；所述时钟模块输出的时钟信号包括50M时钟和122.88M时钟；其中，50M时钟由晶振芯片提供，122.88M时钟通过时钟芯片提供，时钟芯片以10M时钟或串并转换单元在上行测试过程中恢复的122.88M时钟为参考时钟，10M时钟为外接提供或者由晶振芯片提供；下行测试过程实现方式如下，模拟BBU测试装置中，CPU芯片根据系统需求和计算机的配置指令产生控制管理信息，并通过FPGA将IQ数据源文件加载到SRAM中，FPGA从SRAM中载入IQ数据源文件，将IQ数据源文件中的IQ数据与控制管理信息编码，以并行数据的形式发送给光接口模块，光接口模块中的串并转换单元将并行数据转换为串行数据并发送到光电转换单元，通过光电转换单元将串行数据从电信号转换为光信号，通过光纤下发光信号给被测RRU；频谱分析仪分析被测RRU的下行通道指标；上行测试过程实现方式如下，信号源产生的信号经过被测RRU内部处理后，被测RRU将所得基带数据通过光信号上传至模拟BBU测试装置；模拟BBU测试装置中，光电转换单元将光信号转换为电信号并发送到串并转换单元，再通过串并转换单元将串行数据形式的电信号转换为并行数据，FPGA将并行数据形式的基带数据进行解调得到IQ数据和控制管理信息，并输出到处理器模块进行处理，处理器模块对控制管理信息进行相应处理，并将IQ数据发送到计算机；在计算机对所接收的IQ数据进行分析。2.根据权利要求1所述用于LTERRU的模拟BBU测试装置，其特征在于：所述处理器模块的CPU芯片通过POWERPC实现；所述存储单元包括FLASH和SDRAM。3...

【专利技术属性】
技术研发人员：章磊，
申请(专利权)人：武汉邮电科学研究院，
类型：发明
国别省市：