基于机器学习的数据路径提取制造技术

本发明专利技术的实施例涉及基于机器学习的数据路径提取。一种数据路径提取工具使用机器学习模型以基于聚类特征将集成电路设计中的单元聚类选择性地分类为数据路径逻辑或者非数据路径逻辑。支持向量机和神经网络可以用来构建紧凑和运行时间高效模型。如果支持向量机和神经网络二者指示聚类与数据路径相似则将它分类为数据路径。聚类特征可以包括用于单元聚类的自同构发生器或者基于来自先前(例如全局)布局的单元位置的物理信息，诸如用于给定的聚类的总单元面积与用于给定的聚类的定界框的半周长之比。

【技术实现步骤摘要】
【专利摘要】本专利技术的实施例涉及基于机器学习的数据路径提取。一种数据路径提取工具使用机器学习模型以基于聚类特征将集成电路设计中的单元聚类选择性地分类为数据路径逻辑或者非数据路径逻辑。支持向量机和神经网络可以用来构建紧凑和运行时间高效模型。如果支持向量机和神经网络二者指示聚类与数据路径相似则将它分类为数据路径。聚类特征可以包括用于单元聚类的自同构发生器或者基于来自先前(例如全局)布局的单元位置的物理信息，诸如用于给定的聚类的总单元面积与用于给定的聚类的定界框的半周长之比。【专利说明】基于机器学习的数据路径提取
本专利技术主要地涉及半导体芯片和集成电路设计，并且更具体地涉及一种标识集成电路设计的不同部分的方法，该不同部分可以在电路部件的在布版中的优化布局期间不同地操纵。
技术介绍
集成电路用于从简单器件(诸如腕表)到最复杂计算机系统的广泛电子应用。微电子集成电路(IC)芯片一般可以视为在半导体衬底(例如硅)上形成的逻辑单元的汇集而在单元之间有电互连。IC可以包括很大数目的单元并且需要在单元之间的复杂连接。单元是被组合用于执行逻辑功能的一个或者多个电路元件的组，该电路元件诸如晶体管、电容器、电阻器、电感器和其它基本电路元件。单元类型例如包括核心单元、扫描单元、输入/输出(I/O)单元和存储器(存储装置)单元。IC的每个单元可以具有一个或者多个管脚，每个管脚继而可以由接线连接到IC的一个或者多个其它管脚。也在芯片的表面上形成连接IC关键的接线。对于更复杂设计，通常有可用于布线的至少四个相异传导介质层，诸如一个多晶娃层和三个金属层(金属-1、金属-2和金属-3)。多晶娃层、金属-1、金属-2和金属-3都用于竖直和/或水平布线。通过首先设想逻辑电路描述、然后将该逻辑描述转换成物理描述或者几何布版来制作IC芯片。通常使用“网表”来执行这一过程，该网表是在单元管脚之间的所有网或者互连的记录，该记录包括关于各种部件、诸如晶体管、电阻器和电容器的信息。部件通常由若干层中的平面几何形状的集合构成。然后检查部件以保证它满足所有设计要求、特别是定时要求。结果是称为中间形式的设计文件集合，该中间形式描述布版。然后通过数据预备过程运行设计文件，光学或者电子束图案生成器使用数据预备过程以产生称为掩模的图案。在制作期间，这些掩模用来使用收缩掩模图像的复杂透镜系统在光刻步骤的序列中在硅晶片中蚀刻或者沉积特征。将电路的规范转换成这样的部件的过程称为物理设计。半导体制作中的单元布局涉及到确定特定单元应当在集成电路设备的表面上最优地(或者接近最优地)位于何处。由于用于甚大规模(VLSI)设备的制造过程需要的大量部件和细节，所以物理设计不借助计算机就不切实际。作为结果，物理设计的多数阶段广泛使用计算机辅助设计(CAD)工具，并且许多阶段已经被部分或者完全自动化。物理设计过程的自动化已经增加集成水平、减少周转时间并且增强芯片性能。已经创建包括Verilog、VHDL和TDML的用于电子设计自动化(EDA)的若干不同编程语言。典型EDA系统接收IC设备的一个或者多个高级行为描述，并且将这一高级设计语言描述转译成各种抽象化级的网表。假设具有节点(顶点)V和网(边)E的网表N= (V，E)，全局布局工具获得用于所有可移动节点的位置(Xi, yi)，从而在任何矩形区域内的节点的面积未超过在该区域中的单元部位的面积。尽管一些工作已经关注一般斯泰纳(Steiner)接线长度优化，但是布局器通常最小化设计的半周长接线长度(HPWL)。现代布局器经常通过使用二次目标的可微分函数来近似HPWL。物理综合在集成电路(诸如高性能处理器和专用集成电路(ASIC))的自动化设计中至关重要。物理综合是集成电路设计中并行优化布局、定时、功率消耗、串扰影响等的过程。这一复合方式帮助消除在电路分析与布局和布线之间的迭代。物理综合具有用于对门再供电(改变它们的大小)、插入重发器(缓冲器或者反相器)、克隆门或者其它组合逻辑等的能力，因此设计中的逻辑的面积保持流动。然而物理综合可能需要数天来完成，并且计算要求随着设计不断更大和需要布局更多门而增加。也有由于有限面积资源所致的不良布局的更多机会。随着技术升级超出深亚微米领域并且操作频率增加，新样式正在称为混合设计的集成电路设计中显现，这些混合设计包含随机逻辑和数据路径(标准单元)部件的混合。图1A图示随机逻辑布版I的例子，该布版具有包含各种单元的三行。给定的逻辑功能或者核心可以具有随机分布于不同行中以满足布局约束的单元，而无用于任何单元集合的特定边界。图1B描绘数据路径逻辑部局2的对照例子，该布版具有各自具有预定义几何形状的五个子电路或者宏。传统上人工布局数据路径部件(即定制设计)，但是近年来已经有用于在自动化过程中包括数据路径逻辑布局的大量努力，特别是对于也包含随机逻辑的混合设计。然而用于数据路径逻辑的布局制定一般不同于用于随机路径的布局制定。随机逻辑布局器忽略混合设计的这一方面，这可能导致现有技术的设备的主要接线长度和拥塞问题。因而已经构想用于从网表自动化提取数据路径的方法。数据路径提取技术一般聚焦于设计中的功能或者结构级。功能规律提取标识网表内的逻辑等效子电路，然后在布局期间单独操纵这些子电路。在一个例子中，生成和使用大集合的模板以在布局之前搜寻数据路径逻辑。另一功能规律例子使用基于哈希的方式。结构数据路径提取方法依赖于规律度量以代表数据路径。例如数据路径提取可以包括将网表分解成阶段集合和分片集合而一个单元出现于确切一个阶段集合和一个分片集合中。这一提取算法使用规律度量确定扩展方向在网络内扩展搜索波。更近以来，已经在一对单元之间的布局距离与在它们之间的图形距离有关这样的假设下开发一种用于提取结构的方法。通过假设在两个单元之间的距离与连接它们的网的程度有关，在最短路径计算中对网加权。然后通过提取“拐角”单元并且在位置上固定它们，可以计算其它单元的最大距离。
技术实现思路
本专利技术涉及一种通过以下操作从集成电路设计提取数据路径逻辑的方法:接收用于集成电路设计的电路描述，电路描述包括被互连用于形成多个网的多个单元，根据电路描述生成单元聚类，评估单元聚类以标识聚类特征，并且基于聚类特征使用一个或者多个机器学习模型将单元聚类选择性地分类为数据路径逻辑或者非数据路径逻辑。可以使用两个机器学习模型，每个机器学习模型提供对单元聚类中的给定单元聚类是否为数据路径逻辑的指示，并且仅在两个机器学习模型都指示给定单元聚类是数据路径逻辑时可以将给定的单元聚类分类为数据路径。在示例实现方式中，机器学习模型中的第一机器学习模型是支持向量机，并且机器学习模型中的第二机器学习模型是神经网络。聚类特征可以包括用于单元聚类的自同构发生器或者基于来自先前布局的单元位置的物理信息。物理信息可以包括用于给定的聚类的总单元面积与用于给定的单元聚类的定界框的半周长之比。本专利技术的上述以及附加目的、特征和优点将在下文具体书面描述中变得清楚。【专利附图】【附图说明】通过参照附图可以更好地理解本专利技术并且使它的许多目的、特征和优点为本领域技术人员所清楚。图1A是常规随机逻辑布版的例子；图1B是常规数据路径逻辑布版的例子；图2是根据本专利技术的一个实现方式的被编程用于实现集成电路设本文档来自技高网...

【技术保护点】
一种从集成电路设计提取数据路径逻辑的计算机实施的方法，包括：通过执行计算机系统中的第一指令，接收用于所述集成电路设计的电路描述，所述电路描述包括被互连用于形成多个网的多个单元；通过执行所述计算机系统中的第二指令，根据所述电路描述生成单元聚类；通过执行所述计算机系统中的第三指令，评估所述单元聚类以标识所述单元聚类中的一个或者多个聚类特征；并且通过执行所述计算机系统中的第四指令，基于所述一个或者多个聚类特征使用一个或者多个机器学习模型将所述单元聚类选择性地分类为数据路径逻辑或者非数据路径逻辑。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：S·I·瓦德，
申请(专利权)人：国际商业机器公司，
类型：发明
国别省市：