空间结构的干涉检查方法技术

本发明专利技术提供一种空间结构的干涉检查方法，该方法包括以下步骤。取得电路基板，其中电路基板已设定有第一限制高度，且电路基板中部分的多个坐标区域已分别设定多个第二限制高度，其中第二限制高度小于等于第一限制高度。依据坐标区域的第二限制高度以及第一限制高度以建立电路基板的限高区结构(Keep-out?area)。依据限高区结构比对一基板置入空间中各个坐标所对应的高度，模拟并判断电路基板在置于所述基板置入空间时是否造成冲突。借此，使用者可快速检查电路基板与基板置入空间之间是否产生干涉、是否造成空间冲突。

【技术实现步骤摘要】
【专利摘要】本专利技术提供一种，该方法包括以下步骤。取得电路基板，其中电路基板已设定有第一限制高度，且电路基板中部分的多个坐标区域已分别设定多个第二限制高度，其中第二限制高度小于等于第一限制高度。依据坐标区域的第二限制高度以及第一限制高度以建立电路基板的限高区结构(Keep-out?area)。依据限高区结构比对一基板置入空间中各个坐标所对应的高度，模拟并判断电路基板在置于所述基板置入空间时是否造成冲突。借此，使用者可快速检查电路基板与基板置入空间之间是否产生干涉、是否造成空间冲突。【专利说明】
本专利技术是有关于一种空间冲突的干涉判断技术，且特别是有关于一种判断电路基 板与基板置入空间之间的。
技术介绍
近年来，随着电子科技的突飞猛进，使得各种不同功能的电子产品不断地出现在 市场上，并已深切地影响我们的工作及日常生活。就小型电子产品而言，电子产品通常包括 电路基板及机壳。电路基板主要是由许多电子元件及搭载电子元件的电路板所构成，而机 壳则是包覆在主板的外围，用以有效地保护主板。在制造电子产品的过程中，为了确保电路基板可准确置于机壳内而不会发生空间 冲突，早期可能通过测试人员对电路基板以及机壳内空间进行大量的检查以避免冲突。现 今测试人员可利用三维图像绘制软件(例如，AutoCAD)，借此逐一检查电路基板中每个零 件是否可以正确地配置在机壳内有限空间中，以保护电路基板中的零件在置入机壳时不受 撞击而可轻易容纳。在进行上述空间冲突的检验时，由于电路基板中多是由小型零件所构成，三维图 像绘制软件必须逐一读取电路基板上这些零件的模型参数，并利用这些零件的模块参数与 机壳内的空间逐一进行比较。例如，三维图像绘制软件会先读取某一零件的模块参数，取得 这些模块参数中的坐标及高度关系，利用上述关系来与机壳内空间进行比较后，继续读取 下一个零件的模型参数。在同一电路基板中，虽然时常具备同样的多个零件(例如采用相 同规格的电阻、电容)，但三维图像绘制软件仅能逐一读取对应零件，因而需要耗去大量的 时间。
技术实现思路
本专利技术提出一种，其先通过电子零件所划分的坐标区域 及其限制高度来建立一限高区结构，并利用此限高区结构与电路基板的基板置入空间进行 比较，借此检查是否发生干涉及空间冲突。本专利技术提出一种，包括以下步骤。取得电路基板，其中电 路基板已设定有第一限制高度，且电路基板中部分的多个坐标区域已分别设定多个第二限 制高度，其中第二限制高度小于等于第一限制高度。依据坐标区域的第二限制高度以及第 一限制高度以建立电路基板的限高区结构(Ke印-out area) 0依据限高区结构比对基板置 入空间中各个坐标所对应的高度，模拟并判断电路基板在置于基板置入空间时是否造成冲关。在本专利技术的一实施例中，上述的限高区结构包括多个限高区域，其中各限高区域 对应电路基板中的各坐标区域，并且，依据坐标区域的第二限制高度以及第一限制高度以 建立电路基板的限高区结构包括下列步骤:判断电路基板中各坐标区域是否具有对应的各 第二限制高度。当目标坐标区域已设定对应的第二限制高度时，将与目标坐标区域对应的各限高区域设定为第二限制高度。当目标坐标区域并未设定对应的第二限制高度时，将与 目标坐标区域对应的各限高区域设定为第一限制高度。在本专利技术的一实施例中，上述依据限高区结构比对基板置入空间中各个坐标所对 应的高度包括下列步骤:依序判断限高区结构中各限高区域的设定高度以及基板置入空间 所对应坐标的高度。在本专利技术的一实施例中，上述模拟并判断电路基板在置于基板置入空间时是否造 成冲突包括下列步骤:当基板置入空间中各坐标所对应的高度超过坐标区所对应的限高区 结构，判断基板置入空间与电路基板已造成冲突，并提示错误信息。在本专利技术的一实施例中，上述的基板置入空间由多个机构零件组建产生在本专利技术的一实施例中，上述的干涉检查方法还包括提供图形化界面以显示限高 区结构及基板置入空间。在本专利技术的一实施例中，上述的干涉检查方法还包括依据电路基板的第一规格清 单以取得第一限制高度以及坐标区域所对应的第二限制高度。在本专利技术的一实施例中，上述的干涉检查方法还包括依据基板置入空间的第二规 格清单以取得基板置入空间的坐标区域。基于上述，依据电路基板的第一限制高度以及多个第二限制高度，可建立电路基 板的限高区结构。此外，依据限高区结构来比对一空间结构的基板置入空间中各个坐标所 对应的高度，可模拟与判断电路基板在置于基板置入空间时是否造成冲突。如此一来，本实 施例通过电子零件所划分的坐标区域及其限制高度来建立一限高区结构，并利用此限高区 结构与电路基板的基板置入空间进行比较，借此检查电路基板与基板置入空间之间是否发 生干涉及空间冲突。为让本专利技术的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详 细说明如下。【专利附图】【附图说明】图1是本专利技术一实施例所示出的电子装置的方块图；图2是本专利技术一实施例所示出的电路基板的侧剖面示意图；图3是本专利技术一实施 例所示出的基板置入空间的侧剖面示意图；图4是本专利技术一实施例所示出的流程图；图5是本专利技术一实施例所示出的干涉检查的示意图；图6是本专利技术一实施例所示出的建立限高区结构的方法流程图；图7是本专利技术一实施例所示出的干涉检查方法的示意图。附图标记说明:100:电子装置；111:处理单元；113:存储单元；115:显示单元；117:电子零件数据库；119:机构零件数据库；230:电路基板；231 ?239、341 ?349、251 ?259、741 ?749:坐标区域；22、24、26、28、41 ?49:空间区域；51?59:限高区域;250:限高区结构；340,740:基板置入空间；532、533:目标坐标区域；H1、H22、H24、H26、H28、H41 ?H49、H71、H73、H75、H77、H78:高度；S401?S403:各步骤；S601?S603:建立限高区结构的方法各步骤。【具体实施方式】本实施例的干涉检查的方法可以通过软件来实现，并执行在相关的电子装置(例 如，电脑、服务器)中，其中硬件装置可模拟并判断一电路基板(例如，主板)在置于一基板 置入空间(例如，机壳内的空间)时是否造成冲突。然而，本领域技术人员可在部分实施 例中采用固件程序或是硬件结构等实现方式，借此执行本案所述的空间结构的干涉检查方 法，并不受限于上述软件实现。为了使本专利技术的内容更为明了，以下特举实施例做为本专利技术 确实能够据以实施的范例。图1是本专利技术一实施例所示出的电子装置100的方块图。本实施例的干涉检查的 方法可执行于电子装置100。电子装置100例如是轻量用户端(Thin Client ;TC)、服务器、 个人电脑、笔记本电脑、个人数字助理(personal digital assistant, PDA)等,不限于上 述。电子装置100包括处理单元111、存储单元113以及显示单元115，其中处理单元 111分别耦接于存储单元113以及显示单元115。存储单元113可存储本专利技术实施例所需 的数据，以及用来实现本实施例的干涉检查方法的软件。在部分实施例中，存储单元113也 可设置于云端网络的数据库中，处理单元111可通过网络或相关通信机制来读取存储单元 113中的本文档来自技高网...

【技术保护点】
一种空间结构的干涉检查方法，其特征在于，包括：取得一电路基板，其中该电路基板已设定有一第一限制高度，且该电路基板中部分的多个坐标区域已分别设定多个第二限制高度，其中该些第二限制高度小于等于该第一限制高度；依据该些坐标区域的该些第二限制高度以及该第一限制高度以建立该电路基板的一限高区结构；依据该限高区结构比对一基板置入空间中各个坐标所对应的高度，模拟并判断该电路基板在置于该基板置入空间时是否造成冲突。

【技术特征摘要】

【专利技术属性】
技术研发人员：倪崇胜，杨俊英，魏智斌，曹祥錞，
申请(专利权)人：英业达股份有限公司，
类型：发明
国别省市：