线路板制造技术

本发明专利技术提供一种线路板，适于承载一芯片，线路板包括一介电层以及一第一线路层。第一线路层配置于介电层的第一侧，第一线路层包括第一接垫以及多个环周设于第一接垫的周边的第二接垫，芯片实质上位于第一接垫上方且第二接垫适于连接芯片，其中至少一第二接垫具有一尖端，尖端指向第一接垫。

【技术实现步骤摘要】
【专利摘要】本专利技术提供一种线路板，适于承载一芯片，线路板包括一介电层以及一第一线路层。第一线路层配置于介电层的第一侧，第一线路层包括第一接垫以及多个环周设于第一接垫的周边的第二接垫，芯片实质上位于第一接垫上方且第二接垫适于连接芯片，其中至少一第二接垫具有一尖端，尖端指向第一接垫。【专利说明】线路板
本专利技术是有关于一种线路板,且特别是关于一种具有静电放电(ElectrostaticDischarge, ESD)防护设计的线路板。
技术介绍
芯片或积分电路(Integral Circuit, IC)是一种体积小、积集度高的电子电路,芯片在制作、包装、测试、搬运乃至最终装配和使用时，随时均有遭受静电放电破坏而造成无法正常工作的可能。这是因为静电放电会在极短的时间内产生大量的电流，而超过芯片内半导体元件所能负荷的程度。一般而言，芯片会接合于线路板上以连接到电子装置。当芯片本身积聚静电时，静电放电将会造成内部电路的损坏。或是，当线路板上积聚静电时，线路板中各线路层可能受到静电放电而破坏使芯片无法与电子装置维持良好的联系。因此，芯片与线路板上积聚的静电必须排放出去，才可以具有理想的可靠性(即不容易因为静电放电而损坏)。
技术实现思路
本专利技术提供一种线路板，其具有静电放电防护设计。本专利技术提供一种线路板，适于承载一芯片，线路板包括一介电层以及一第一线路层。第一线路层配置于介电层的第一侧，第一线路层包括第一接垫以及多个位于第一接垫的周边的第二接垫，芯片实质上位于第一接垫上方且第二接垫适于连接芯片，其中至少一第二接垫具有一尖端，尖端指向第一接垫。在本专利技术的一实施例中，前述的线路板，其中至少另一第二接垫与第一接垫连接。在本专利技术的一实施例中，前述的第二线路层连接到一接地电位。在本专利技术的一实施例中，前述的线路板适于承载的芯片包括一四方扁平无引脚(Quad Flat No-lead, QFN)芯片。在本专利技术的一实施例中，前述的各第二接垫的尖端与第一接垫之间的距离不大于0.5晕米。在本专利技术的一实施例中，前述的第二接垫与第一接垫为共平面。在本专利技术的一实施例中，前述的至少一第二接垫包括一主体部以及尖端，尖端位于主体部邻近于第一接垫的一端，主体部的线宽大于尖端的线宽，且至少一第二接垫的主体部实质上呈现以第一接垫为中心向外放射的分布。在本专利技术的一实施例中，前述的线路板还包括一第二线路层以及一导电柱。第二线路层配置于介电层的一第二侧，第一侧与第二侧相对。介电层具有至少一贯孔，导电柱位于至少一贯孔中，且第一接垫通过至少一导电柱电性连接第二线路层。基于上述，本专利技术的第二接垫具有尖端结构，并且此尖端结构指向的第一接垫为设置于芯片所配置的面积中。因此，第一接垫的设置不会增加线路板的线路布局面积。在芯片或是线路板本身积聚静电时，第二接垫可通过尖端放电将静电荷释放到第二接垫并通过第二-接垫排放出去，来达到静电放电防护的功能。为让本专利技术的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。【专利附图】【附图说明】图1为本专利技术一实施例的线路板及其所承载的芯片的剖面示意图；图2为图1中的第一线路层120的俯视示意图；图3为本专利技术另一实施例的线路板及其所承载的芯片的剖面示意图。附图标记说明:100、300:线路板；110:介电层；120:第一线路层；122:第一接垫；124:第二接垫；130:第二线路层；140:导电柱；10:芯片；20:金属线；B:主体部；T:尖端；V:贯孔；D:距离；lb、lt:线宽；S1:第一侧；S2:第二侧。【具体实施方式】图1为本专利技术一实施例的线路板及其所承载的芯片的剖面示意图，而图2为图1中的第一线路层120的俯视示意图。请参照图1与图2，本实施例的线路板100适于承载芯片10，线路板100包括介电层110以及第一线路层120。第一线路层120配置于介电层110的第一侧SI，第一线路层120包括第一接垫122以及多个环周设于第一接垫122的周边的第二接垫124，其中至少一第二接垫124 (如图2所示)具有一尖端T，且尖端T指向第一接垫122。在本实施例中，第一线路层120包括至少另一第二接垫124与第一接垫122连接。此处，以一第二接垫124连接第一接垫122作为说明，但本专利技术不以此为限。换言之，在其他实施例中，每一第二接垫124皆可具有一尖端T，且尖端T指向第一接垫122。此外，本实施例的第二接垫124与第一接垫122例如是共平面，但本专利技术的其他实施例不以此为限。另外，线路板100所承载的芯片10实质上位于第一接垫122上方且第二接垫124适于连接芯片10。在本实施例中，芯片10例如是放置于第一接垫122上方，且芯片10通过多条金属线20以打线接合的方式电性连接于第二接垫124。在其他实施例中，芯片10亦可以是以覆晶接合的方式通过焊球而电性连接于第二接垫124。或是，芯片10可以是四方扁平无引脚(Quad Flat Non-leaded, QFN)封装的芯片,其通过表面贴装技术(surfacemounting technology, SMT)焊接到线路板100,但本专利技术不以此为限。更进一步来说，各第二接垫124包括一主体部B以及尖端T，尖端T位于主体部B邻近于第一接垫122的一端，主体部B的线宽Lb大于尖端的线宽LT，且第二接垫124的主体部B实质上呈现以第一接垫122为中心向外放射的分布。在本实施例中，第一接垫122例如是一矩形，而第二接垫124的主体部B放射状地排列于矩形的四个边，且第二接垫124的尖端T指向第一接垫122。此时，第二接垫124的主体部B所呈现的延伸方向例如是相交于(甚至垂直于)矩形的四个边。各第二接垫124的尖端T与第一接垫122之间的距离D不大于0.5毫米，但本专利技术不以此为限。在其他实施例中，第一接垫122也可以是其他图形，而各第二接垫124的尖端T与第一接垫122之间的距离D也可视不同的需求而定。当芯片10本身积聚静电或是来自于外部的静电累积于线路板100上时，通过第二接垫124的尖端T提供尖端放电的效果，将静电释放到第一接垫122，可对芯片10与线路板100达到静电放电防护的功能。借此，使承载于本实施例的线路板100的芯片10可具有良好的可靠性，亦即芯片10不容易受到静电放电的破坏而失去效能。在实务应用中，线路板100可还包括其他介电层以及线路层，以下将另举一实施例作为说明。图3为本专利技术另一实施例的线路板及其所承载的芯片的剖面示意图。请参照图3，相较于前一实施例的线路板100，本实施例的线路板300可还包括第二线路层130以及至少一导电柱140。第二线路层130配置于介电层110的第二侧S2，其中第一侧SI与第二侧S2相对。介电层110具有至少一贯孔V，导电柱140位于至少一贯孔V中，且第一接垫122通过至少一导电柱140电性连接第二线路层130。在此，贯孔V及导电柱140的数量皆以二个为例来说明但其数量不以此为限。要说明的是，本实施例仅示意性地示出线路板300的介电层110以及线路层(包括第一线路层120以及第二线路层130)的结构。在实务应用中，线路板300可还包括其他介电层以及线路层或是配置于第一线路层120上的封装层，而本专利技术不特别地局限介电层以及线路层的本文档来自技高网...

【技术保护点】
一种线路板，其特征在于，适于承载一芯片，该线路板包括：一介电层；以及一第一线路层，配置于该介电层的一第一侧，该第一线路层包括一第一接垫以及多个环周设于该第一接垫的周边的第二接垫，该芯片实质上位于该第一接垫上方且该些第二接垫适于连接该芯片，其中至少一该第二接垫具有一尖端，该尖端指向该第一接垫。

【技术特征摘要】

【专利技术属性】
技术研发人员：林志强，
申请(专利权)人：联胜中国科技有限公司，胜华科技股份有限公司，
类型：发明
国别省市：