上电计时缓冲电路制造技术

本实用新型专利技术公开了一种上电计时缓冲电路，包括三极管（1）、触发器（2）、计时器（3）和电子开关（4），所述的三极管（1）的集电极连接端口（5），发射极连接到内部电路（6），所述的电子开关（4）的一端连接到三极管（1）的基极，另一端连接到端口（5），所述的触发器（2）的输入则连接到端口（5），其输出连接到计时器（3）的输入，计时器（3）的输出连接到电子开关（4）的控制端。本实用新型专利技术的有益效果是：本装置延迟了电子设备的启动时间，电子设备启动时，浪涌和过压也早已过去，避免了浪涌和过压对电子设备的破坏。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】

【技术保护点】
上电计时缓冲电路，其特征在于，包括三极管（1）、触发器（2）、计时器（3）和电子开关（4），所述的三极管（1）的集电极连接端口（5），发射极连接到内部电路（6），所述的电子开关（4）的一端连接到三极管（1）的基极，另一端连接到端口（5），所述的触发器（2）的输入则连接到端口（5），其输出连接到计时器（3）的输入，计时器（3）的输出连接到电子开关（4）的控制端。

【技术特征摘要】

【专利技术属性】
技术研发人员：任佳，
申请(专利权)人：成都锐奕信息技术有限公司，
类型：实用新型
国别省市：