时钟控制电路及时钟控制方法技术

本发明专利技术公开了一种时钟控制电路和时钟控制方法，该电路包括：选相器，用于从基于原始时钟信号的两路相位相反的时钟信号中，选取占空比较大一路的作为输入时钟信号；调宽器，用于根据配置的时钟调整量，对所述输入时钟信号进行占空比调整，得到输出时钟信号；检测器，用于检测所述输出时钟信号的直流分量是否不小于设定的参考电平，并根据检测结果向控制器发送是否调整时钟调整量的判决信号；所述控制器，用于根据所述判决信号确定需要对所述调宽器配置的时钟调整量进行调整时，按设定的调整规则调整所述时钟调整量。可以很好的调整和校准时钟占空比，防止时钟占空比严重偏离，使时序分析准确。

【技术实现步骤摘要】
时钟控制电路及时钟控制方法
本专利技术属于电子
，尤其涉及一种时钟控制电路及时钟控制方法。
技术介绍
在电路分析时，通常必须同时利用时钟的上升沿和下降沿，因此，时钟的占空比(DutyCycle)为50％是比较理想的情况。当时钟的占空比严重偏离了50％的理想情况，而且该偏离程度完全为不可精确预测时，此时基于此时钟的所有时序分析将严重错误。譬如，基于异或门结构的简单倍频器电路中，输出时钟的任意连续两个周期的大小完全就取决于倍频前的输入时钟的占空比，假设输入时钟的占空比为40％，那么倍频器的输出时钟的周期就会有“快-慢-快-慢”的特性。如果以此倍频器输出时钟为参考时钟的电路中，电路的时钟抖动余量设计不足的话，就会出现逻辑混乱的结果。如果该倍频器被应用作为锁相环(Phase-lockedloop)的参考源，那么锁相环的频谱上面就会出现严重的参考杂散，同时锁相环的相位噪声会恶化的很厉害。本来以该倍频器为参考源的目的就是为了优化锁相环的相位噪声性能，显然，当输入倍频器的时钟的占空比严重偏离50％后，将导致时钟抖动特性恶化，锁相环的相位噪声性能以及杂散性能也因此而严重恶化，因此，不能实现优化锁相环的相位噪声功能的目的。
技术实现思路
有鉴于此，本专利技术的一个目的是提供一种时钟控制电路及时钟控制方法，用于解决现有技术中时钟占空比偏离所导致的时钟抖动特性恶化，以及基于时钟的时序分析错误的问题。为了对披露的实施例的一些方面有一个基本的理解，下面给出了简单的概括。该概括部分不是泛泛评述，也不是要确定关键/重要组成元素或描绘这些实施例的保护范围。其唯一目的是用简单的形式呈现一些概念，以此作为后面的详细说明的序言。本专利技术实施例提供一种时钟控制电路，包括：选相器，用于从基于原始时钟信号的两路相位相反的时钟信号中，选取占空比较大一路的作为输入时钟信号；调宽器，用于根据配置的时钟调整量，对所述输入时钟信号进行占空比调整，得到输出时钟信号；检测器，用于检测所述输出时钟信号的直流分量是否不小于设定的参考电平，并根据检测结果向控制器发送是否调整时钟调整量的判决信号；所述控制器，用于根据所述判决信号确定需要对所述调宽器配置的时钟调整量进行调整时，按设定的调整规则调整所述调宽器配置的时钟调整量。在一些可选的实施例中，所述选相器包括：时钟产生电路，用于基于原始时钟信号产生两路相位相反的时钟信号；第一阻容滤波通路和第二阻容滤波通路，分别用于对两路相位相反的时钟信号进行滤波处理，分别得到两路时钟信号的直流分量；第一比较器，用于对所述两路时钟信号的直流分量进行比较；双路选通器，用于根据第一比较器的比较结果选择两路时钟信号中占空比较大的一路作为输入时钟信号输出。在一些可选的实施例中，所述时钟产生电路包括：第一缓冲器，用于驱动输入的原始时钟信号，得到一路时钟信号，输出给双路选通器和第一阻容滤波通路；第一反相器，用于对第一缓冲器输出的一路时钟信号进行反相，得到反相的另一路时钟信号，输出给所述双路选通器和第二阻容滤波通路。在一些可选的实施例中，所述调宽器包括：设定数量的串联电阻和若干级联的电阻开关，与所述设定数量的串联电阻并联的第二反相器和MOS管；所述电阻开关用于控制串联接入的串联电阻的数量，实现调整所述时钟调整量；其中，所述电阻开关闭合时，将与自身并联的至少一个串联电阻短路，所述电阻开关断开时，与自身并联的至少一个串联电阻串联接入；串联接入的所述串联电阻，与第二反相器和MOS管配合，实现对通过的输入时钟信号进行调整，得到输出时钟信号。在一些可选的实施例中，所述调宽器，还包括：第二缓冲器，用于驱动输入的所述输入时钟信号；第三缓冲器，用于驱动得到的输出时钟信号。在一些可选的实施例中，所述检测器包括：第三阻容滤波通路、分压网络和第二比较器；所述第三阻容滤波通路，用于对所述输出时钟信号进行滤波处理，得到输出时钟信号的直流分量，提供给第二比较器；所述分压网络，用于产生所述参考电平，提供给所述第二比较器；所述第二比较器，比较所述输出时钟信号的直流分量和所述参考电平，根据比较结果产生所述判决信号给控制器。在一些可选的实施例中，所述检测器，还包括：第四缓冲器，用于驱动输入的所述输出时钟信号；或第三反相器，用于对输入的所述输出时钟信号进行反相处理。在一些可选的实施例中，所述第三阻容滤波通路包括：串联的电阻和电容、与电容并联的信号开关；其中，信号开关的闭合和断开通过控制所述控制器启动时钟调整量调整的启动信号的反相信号控制；信号开关闭合时，所述第三阻容滤波通路中电容和电阻之间的输出点输出的电平为接地电平或供电电压；信号开关断开时，输出点输出的电平为输出时钟信号的直流分量。在一些可选的实施例中，所述控制器，具体用于：当检测到启动信号跳变为设定的启动值时，启动控制调宽器调整时钟调整量的流程；在设定的调整等待周期到期时，判断所述判决信号是否跳变为设定的停止值；若是，结束对所述时钟调整量的调整流程；若否，按设定的调整规则生成调整控制信号，控制调宽器调整所述时钟调整量。在一些可选的实施例中，所述控制器，还用于：所述按设定的调整规则生成调整控制信号之后，判断调整次数是否达到设定的次数阈值，当判断为是时，结束对所述时钟调整量的调整流程，否则继续等待下一个调整等待周期到期。本专利技术实施例还提供一种时钟控制方法，包括：从基于原始时钟信号的两路相位相反的时钟信号中，选取占空比较大一路的作为输入时钟信号；根据配置的时钟调整量，对所述输入时钟信号进行占空比调整，得到输出时钟信号；以及检测所述输出时钟信号的直流分量是否不小于设定的参考电平，并根据检测结果生成表征是否调整时钟调整量的判决信号；根据所述判决信号确定需要对配置的时钟调整量进行调整时，按设定的调整规则调整所述时钟调整量。在一些可选的实施例中，所述从基于原始时钟信号的两路相位相反的时钟信号中，选取占空比较大一路的作为输入时钟信号，具体包括：采用时钟产生电路基于原始时钟信号产生两路相位相反的时钟信号；采用第一阻容滤波通路和第二阻容滤波通路分别对两路相位相反的时钟信号进行滤波处理，分别得到两路时钟信号的直流分量；采用第一比较器对所述两路时钟信号的直流分量进行比较；采用双路选通器根据比较器的比较结果选择两路时钟信号中占空比较大的一路作为输入时钟信号输出。在一些可选的实施例中，所述采用时钟产生电路基于原始时钟信号产生两路相位相反的时钟信号，具体包括：采用第一缓冲器驱动输入的原始时钟信号，得到一路时钟信号，输出给第一阻容滤波通路和双路选通器；采用第一反相器对第一缓冲器输出的一路时钟信号进行反相，得到反相的另一路时钟信号，输出给第二阻容滤波通路和所述双路选通器。在一些可选的实施例中，根据配置的时钟调整量，对所述输入时钟信号进行占空比调整，得到输出时钟信号；具体包括：通过若干级联电阻开关控制串联接入的串联电阻的数量，实现调整所述时钟调整量；其中，所述电阻开关闭合时，将与自身并联的至少一个串联电阻短路，所述电阻开关断开时，与自身并联的至少一个串联电阻串联接入；通过串连接入的串联电阻、与串联电阻并联的第二反相器和MOS管，对通过输入时钟信号的占空比进行调整，得到输出时钟信号。在一些可选的实施例中，还包括：对所述输入时钟信号进行占空比调整前，通过第二缓冲器本文档来自技高网...

【技术保护点】
一种时钟控制电路，其特征在于，包括：选相器，用于从基于原始时钟信号的两路相位相反的时钟信号中，选取占空比较大一路的作为输入时钟信号；调宽器，用于根据配置的时钟调整量，对所述输入时钟信号进行占空比调整，得到输出时钟信号；检测器，用于检测所述输出时钟信号的直流分量是否不小于设定的参考电平，并根据检测结果向控制器发送是否调整时钟调整量的判决信号；所述控制器，用于根据所述判决信号确定需要对所述调宽器配置的时钟调整量进行调整时，按设定的调整规则调整所述调宽器配置的时钟调整量。

【技术特征摘要】
1.一种时钟控制电路，其特征在于，包括：选相器，用于从基于原始时钟信号的两路相位相反的时钟信号中，选取占空比较大一路的作为输入时钟信号；调宽器，用于根据配置的时钟调整量，对所述输入时钟信号进行占空比调整，得到输出时钟信号；检测器，用于检测所述输出时钟信号的直流分量是否不小于设定的参考电平，并根据检测结果向控制器发送是否调整时钟调整量的判决信号；所述控制器，用于根据所述判决信号确定需要对所述调宽器配置的时钟调整量进行调整时，按设定的调整规则调整所述调宽器配置的时钟调整量；时钟产生电路，用于基于原始时钟信号产生两路相位相反的时钟信号；第一阻容滤波通路和第二阻容滤波通路，分别用于对两路相位相反的时钟信号进行滤波处理，分别得到两路时钟信号的直流分量；第一比较器，用于对所述两路时钟信号的直流分量进行比较；双路选通器，用于根据第一比较器的比较结果选择两路时钟信号中占空比较大的一路作为输入时钟信号输出。2.如权利要求1所述的时钟控制电路，其特征在于，所述时钟产生电路包括：第一缓冲器，用于驱动输入的原始时钟信号，得到一路时钟信号，输出给双路选通器和第一阻容滤波通路；第一反相器，用于对第一缓冲器输出的一路时钟信号进行反相，得到反相的另一路时钟信号，输出给所述双路选通器和第二阻容滤波通路。3.如权利要求1所述的时钟控制电路，其特征在于，所述调宽器包括：设定数量的串联电阻和若干级联的电阻开关，与所述设定数量的串联电阻并联的第二反相器和MOS管；所述电阻开关用于控制串联接入的串联电阻的数量，实现调整所述时钟调整量；其中，所述电阻开关闭合时，将与自身并联的至少一个串联电阻短路，所述电阻开关断开时，与自身并联的至少一个串联电阻串联接入；串联接入的所述串联电阻，与第二反相器和MOS管配合，实现对通过的输入时钟信号进行调整，得到输出时钟信号。4.如权利要求3所述的时钟控制电路，其特征在于，所述调宽器，还包括：第二缓冲器，用于驱动输入的所述输入时钟信号；第三缓冲器，用于驱动得到的输出时钟信号。5.如权利要求1所述的时钟控制电路，其特征在于，所述检测器包括：第三阻容滤波通路、分压网络和第二比较器；所述第三阻容滤波通路，用于对所述输出时钟信号进行滤波处理，得到输出时钟信号的直流分量，提供给第二比较器；所述分压网络，用于产生所述参考电平，提供给所述第二比较器；所述第二比较器，比较所述输出时钟信号的直流分量和所述参考电平，根据比较结果产生所述判决信号给控制器。6.如权利要求5所述的时钟控制电路，其特征在于，所述检测器，还包括：第四缓冲器，用于驱动输入的所述输出时钟信号；或第三反相器，用于对输入的所述输出时钟信号进行反相处理。7.如权利要求6所述的时钟控制电路，其特征在于，所述第三阻容滤波通路包括：串联的电阻和电容、与电容并联的信号开关；其中，信号开关的闭合和断开通过控制所述控制器启动时钟调整量调整的启动信号的反相信号控制；信号开关闭合时，所述第三阻容滤波通路中电容和电阻之间的输出点输出的电平为接地电平或供电电压；信号开关断开时，输出点输出的电平为输出时钟信号的直流分量。8.如权利要求1-7中任一项所述的时钟控制电路，其特征在于，所述控制器，具体用于：当检测到启动信号跳变为设定的启动值时，启动控制调宽器调整时钟调整量的流程；在设定的调整等待周期到期时，判断所述判决信号是否跳变为设定的停止值；若是，结束对所述时钟调整量的调整流程；若否，按设定的调整规则生成调整控制信号，控制调宽器调整所述时钟调整量。9.如权利要求8所述的时钟控制电路，其特征在于，所述控制器，还用于：所述按设定的调整规则生成调整控制信号之后，判断调整次数是否达到设定的次数阈值，当判断为是时，结束对所述时钟调整量的调整流程，否则继续等待下一个调整等待周期到期。10.一种时钟控制方法，其特征在于，包括：从基于原始时钟信号的两路相位相反的时钟...

【专利技术属性】
技术研发人员：潘杰，
申请(专利权)人：北京新岸线移动多媒体技术有限公司，
类型：发明
国别省市：