具有集成在其中的沟槽电容器结构的半导体装置制造方法及图纸

描述了半导体装置，其包含集成在其中的电容器。在一实施例中，半导体装置包含基板。基板包含多个电容器区，比如邻近彼此的第一电容器区和第二电容器区。每个电容器区包含形成在基板内的沟槽。金属-绝缘体-金属电容器形成在沟槽内并且至少部分地位于基板上方。设置在第一电容器区内的沟槽至少基本上垂直于设置在第二电容器区内的沟槽。

【技术实现步骤摘要】
具有集成在其中的沟槽电容器结构的半导体装置对相关申请的交叉引用本申请是提交于2012年12月14日、题为“具有集成在其中的电容器的半导体装置”的美国临时申请No.13/714,544的根据35U.S.C.§120规定的部分延续申请，所述美国临时申请要求提交于2012年1月6日、题为“具有集成在其中的电容器的半导体装置”的美国临时申请No.61/584,039的根据35U.S.C.§119（e）规定的优先权；并且本申请要求提交于2011年12月27日、题为“一种超高密度、机械稳健、低阻抗的沟槽电容器结构”的美国临时申请No.61/580,518以及提交于2012年1月6日、题为“具有集成在其中的电容器的半导体装置”的美国临时申请No.61/584,039的根据35U.S.C.§119（e）规定的优先权。美国临时申请No.13/714,544以及美国临时申请No.61/580,518和61/584,039通过引用以其全文并入本文。
技术介绍
电容器是被动储存元件，其用在各种集成电路中。例如，电容器可以用于储存电荷、阻隔直流电（DC）、阻隔噪声、DC至DC转换、交流电（AC）至AC转换、滤波等等。
技术实现思路
描述了半导体装置，其包含集成在其中的电容器。在一实施例中，半导体装置包含基板。基板包含多个电容器区，比如邻近彼此的第一电容器区和第二电容器区。每个电容器区包含形成在基板内的沟槽。金属-绝缘体-金属电容器形成在沟槽内并且至少部分地位于基板上方。设置在第一电容器区内的沟槽至少基本上垂直于设置在第二电容器区内的沟槽。本
技术实现思路
被提供用来介绍选出的一些呈简化形式的概念，所述概念进一步描述如下在具体实施方式中。
技术实现思路
并不意图指定所要求主题的关键特征或基本特征，也不意图用作对于确定所要求主题的范围的辅助。附图说明具体实施方式参照附图进行描述。在说明书和附图中的不同实例中，可以使用相同的附图标记表示相似或相同的物体。图1A是示出了依照本披露的示例性实施例的半导体装置的一个实施例的示意性局部剖视图，其中，半导体晶圆包含集成在其中的电容器。图1B是示出了依照本披露的另一示例性实施例的半导体装置的另一实施例的示意性局部剖视图，其中，电容器以双电容器结构形式实施。图1C是示出了依照本披露的另一示例性实施例的半导体装置的一个实施例的示意性俯视图，其中，半导体装置包含多个电容器区，每个电容器区包含沟槽子组，并且电容器以双金属-绝缘体-金属（MIM）结构形式构造。图1D是图1C中所示的半导体装置沿平面1D-1D所作的示意性局部侧剖视图。图1E是示出了依照本披露的另一示例性实施例的半导体装置的一个实施例的示意性俯视图，其中，半导体装置包含多个电容器区，每个电容器区包含沟槽子组，并且电容器以单金属-绝缘体-金属（MIM）结构形式构造。图2是示出了在制作半导体装置的示例性实施例中的工序的流程图，所述半导体装置具有集成在其中的电容器，比如示出在图1A至图1D中的装置。图3A至图3E是示出了比如图1C和图1D中所示的装置的半导体装置依照图2中所示工序的制作的示意性局部剖视图。具体实施方式概述电容器值与电容器的面积成正比。因此，高值电容器（例如，具有在纳法[nF]和微法[μF]范围内的值的电容器）如果集成在芯片上可能需要显著的芯片空间大小。相反，电容器可以集成在印刷电路板或之类上。然而，由于装置变得更加紧凑，印刷电路板的空间愈发变得有限。因此，描述了用于形成具有集成在其中的沟槽电容器结构的半导体装置的技术。在一实施例中，半导体装置包含基板。基板包含形成在其中的多个电容器区，多个沟槽形成在电容器区中（例如，电容器区被限定为沟槽子组）。例如，基板可以包含第一电容器区和第二电容器区。在一些实施例中，沟槽可以具有范围从约五十比一（50：1）到约一百五十比一（150：1）的长宽比。电容器形成在沟槽中并且至少部分形成在基板上方。电容器至少包含第一电极、第二电极以及形成在第一和第二电极之间的介电材料。形成在第一电容器区中的沟槽至少基本上垂直于形成在第二电容器区中的沟槽。在一实施例中，电容器可以被构造成单金属-绝缘体-金属（MIM）电容器。在另一实施例中，电容器可以被构造成双MIM电容器。本文所描述的半导体装置可以允许具有范围从每平方微米约三百毫微微法（300fF/μm2）到每平方微米约两千毫微微法（2000fF/μm2）的电容密度、集成在芯片上的电容器。在以下讨论中，首先描述示例半导体装置。然后描述可以用于制作示例半导体装置的示例性工序。示例性实施例图1A至图1E示出了依照本披露的示例性实施例的示例半导体装置100。如图所示，半导体装置100包含基板102。基板102包括用于通过各种半导体制作技术，比如光刻、离子注入、沉积、蚀刻等等，来形成一个或多个集成电路装置的基材。在一个或多个实施例中，基板102包括可以各种方式构造的硅晶圆的一部分。例如，基板102可以包括n型硅晶圆的一部分或p型硅晶圆的一部分。在一实施例中，基板102可以包括被构造成提供n型电荷载体元素的V族元素（例如，磷、砷、锑等）。在另一实施例中，基板102可以包括被构造成提供p型电荷载体元素的IIIA族元素（例如，硼等）。在一具体实施例中，基板102包含P--区103。然而，可以设想的是，可以使用其它导电类型（例如，P-区，等）。基板102包含形成在其中的多个沟槽104。在各实施例中，沟槽104可以是狭长的沟槽。作为附加方式，在一实施例中，沟槽104的角部105可以在顶角部和/或底角部处被倒角或被圆角，以减小（例如，便于减小）机械和/或电场应力。在一具体实施例中，沟槽104可以以至少近乎四十五度角被倒角。沟槽104具有约二十微米（20μm）或更大的深度。例如，沟槽104的深度可以是约四十微米（40μm）。在一具体实施例中，每个沟槽104的宽度可以是近乎五百纳米（500nm）或更小，每个沟槽104的深度可以是约三十微米（30μm）。沟槽104的间距可以是约八百纳米（800nm），或者在一些结构形式中更小。沟槽的长度可以是两微米（2um）至二十微米（20um）。在一个或多个实施例中，沟槽104可以具有约五十比一（50：1）到约一百五十比一（150：1）的长宽比。在另一实施例中，长宽比可以在从约七十五比一（75：1）到约一百二十五比一（125：1）的范围内。在又一实施例中，长宽比可以在从约一百二十五比一（125：1）到约一百二十五比一（125：1）到约一百五十比一（150：1）的范围内。沟槽104用于允许具有每平方微米高达约两千毫微微法（2000fF/μm2）的电容器密度的电容器形成在其中，如本文所描述的。在一实施例中，沟槽104在内部设置，允许随后的N+扩散区106接近沟槽形成。N+扩散区106设置在基板102的P--区103的上方（见图1A和图1B）。如图1A和图1B中所示，半导体装置100包含形成在沟槽104中的电容器108。在各实施例中，电容器108是单金属-绝缘体-金属（MIM）电容器（图1A）或双MIM电容器（图1B）。例如，单MIM电容器（例如，示出在图1A中的电容器108）包含第一电极110、第二电极112以及设置在第一和第二电极110、112之间的介电层114。第一和第二本文档来自技高网...

【技术保护点】
一种半导体装置，包括：基板；设置在所述基板内的多个电容器区，每个所述电容器区包含设置在其中的多个沟槽；以及形成在所述多个沟槽中的每个沟槽内的金属?绝缘体?金属（MIM）电容器，其中，设置在所述多个电容器的第一电容器区内的所述多个沟槽至少基本上垂直于设置在所述多个电容器的第二电容器区内的所述多个沟槽，所述第二电容器区邻近所述第一电容器区。

【技术特征摘要】
2011.12.27 US 61/580,518;2012.01.06 US 61/584,0391.一种半导体装置，包括：基板；设置在所述基板内的多个电容器区，每个所述电容器区包含设置在其中的多个沟槽；以及形成在所述多个沟槽中的每个沟槽内的金属-绝缘体-金属电容器，其中，设置在所述多个电容器的第一电容器区内的所述多个沟槽至少基本上垂直于设置在所述多个电容器的第二电容器区内的所述多个沟槽，所述第二电容器区邻近所述第一电容器区，其中，所述多个沟槽具有处于从一百二十五比一至一百五十比一范围内的长宽比，使得所述金属-绝缘体-金属电容器包括处于从每平方微米三百毫微微法至每平方微米两千毫微微法范围内的电容密度；所述半导体装置还包括与所述金属-绝缘体-金属电容器电连接的多个接触部，其中，所述多个接触部中的至少一个接触部是长条形的，并且相对于所述多个接触部中的另一接触部是冗余的，以减小电阻。2.根据权利要求1所述的半导体装置，其特征在于，所述多个沟槽中的至少一个沟槽包含至少一个被倒角或被圆角的角部，以便于应力管理。3.根据权利要求1所述的半导体装置，其特征在于，所述金属-绝缘体-金属电容器包括单元器件，所述单元器件具有使周边接触部重叠的x和y步进布局，其中，一个或多个接触部被保持在内部的单元器件的边界处，以减小电阻。4.根据权利要求1所述的半导体装置，其特征在于，所述半导体装置还包括至少基本上并行的金属层，以减小电阻，其中，所述多个接触部以互相交叉的结构布置，其中，所述多个接触部中的每个接触部电连接至所述至少基本上并行的金属层中的至少一个金属层。5.根据权利要求1所述的半导体装置，其特征在于，电容器之间的各区掺杂有更高但与所述基板极性相同的掺杂物类型。6.一种制作半导体装置的方法，包括：在半导体晶圆内形成多个电容器区，所述多个电容器区中的每个电容器区包含多个沟槽，所述半导体晶圆包含第一导电类型的掺杂物材料；形成接近所述多个沟槽的扩散区，所述扩散区包含第二导电类型的掺杂物材料；以及在所述多个沟槽中的每个沟槽内并且至少部分地在所述半导体晶圆上方形成金属-绝缘体-金属电容器，其中，形成在所述多个电容器的第一电容器区内的所述多个沟槽至少基本上垂直于形成在所述多个电容器的第二电容器区的所述多个沟槽，所述第二电容器区邻近所述第一电容器区，其中，所述多个沟槽具有处于从一百二十五比一至一百五十比一范围内的长宽比，使得所述金属-绝缘体-金属电容器包括处于从每平方微米三百毫微微法至每平方微米两千毫微微法范围内的电容密度；...

【专利技术属性】
技术研发人员：K·特兰，J·P·埃卢尔，E·M·戈德沙尔克，池内清子，A·斯里瓦斯塔瓦，
申请(专利权)人：马克西姆综合产品公司，
类型：发明
国别省市：