电压电平移位器制造技术

本发明专利技术涉及电压电平移位器。电压电平移位器具有输入电路，其具有耦接到输入节点的反相器、栅极耦接到所述反相器的第一节点的下拉控制晶体管、以及栅极耦接到所述反相器的第二节点的上拉控制晶体管。下拉和上拉控制晶体管的源极耦接到低参考电压。瞬态连通性限制器(TCL)具有下拉和上拉晶体管。两个控制输入耦接到所述反相器的相应的第一和第二节点，并且路径输入耦接到下拉和上拉控制晶体管的相应的漏极。输出电路具有耦接到TCL的上拉和下拉节点的输入。在输入节点处的电压电平转换期间，TCL通过TCL上拉晶体管从饱和操作区转换到亚阈值而将上拉节点连接到所述低参考电压。

【技术实现步骤摘要】
电压电平移位器
本专利技术涉及电压电平移位器，并且更具体地，涉及用于将信号电平从低电压电平移位到高电压电平的电压电平移位器。
技术介绍
集成电路典型地具有外围或输入/输出(I/O)电路和内部核心电路。内部核心电路通常尽可能快地以最少功耗执行各种针对处理的功能。结果，用于对核心电路供电的电源电压已经在变小。I/O电路以规定的信号功率和电压电平驱动或提供来自核心的信号到外部电路。也经常需要I/O电路来以各种接口标准进行接口连接。考虑到上述，在较低的电源电压芯片级核心电路信号(例如，大约1伏(V)或更低)与以较高的电压电平(例如，2.5V、3.3V、或更高)操作的外部电路之间需要高速的点对点接口通信。此外，许多系统，并且甚至内部核心电路，是以在多个电压电平操作的多种技术设计的。此外还已经发现，提供接口连接多个电压电平的电平移位电路和输出缓冲器电路同时在I/O速度和功耗的期望的限制下操作是非常有挑战性的。因此，如果电平移位电路可以被实现为可以提供相对高速的电压输出转换而不需要相对高的功耗水平，这将期望的。
技术实现思路
根据本专利技术一个方面，提供了一种电压电平移位器，包括：输入节点和输出节点；输入电路，其具有耦接到所述输入节点的输入反相器，其中所述输入电路具有下拉晶体管和上拉控制晶体管，所述下拉晶体管具有耦接到所述反相器的第一节点的栅电极，所述上拉控制晶体管具有耦接到所述反相器的相反的第二节点的栅电极，并且其中所述下拉晶体管和上拉控制晶体管的源电极耦接到低参考电压；瞬态路径连通性限制器，其具有下拉瞬态连通性限制晶体管和上拉瞬态连通性限制晶体管，其中所述下拉瞬态连通性限制晶体管具有通过第一电容器耦接到所述反相器的第一节点的栅电极，并且所述下拉瞬态连通性限制晶体管的源电极耦接到所述下拉晶体管的漏电极，并且其中所述上拉瞬态连通性限制晶体管具有通过第二电容器耦接到所述反相器的第二节点的栅电极，并且所述上拉瞬态连通性限制晶体管的源电极耦接到上拉控制晶体管的漏电极；以及输出电路，其具有上拉晶体管，所述上拉晶体管具有耦接在主电压源节点和所述下拉瞬态连通性限制晶体管的漏电极之间的源电极和漏电极，其中所述上拉晶体管的漏电极耦接到所述输出节点，并且所述上拉晶体管的栅电极耦接到所述上拉瞬态连通性限制晶体管的漏电极，并且其中所述输出电路还包括上拉控制晶体管，所述上拉控制晶体管具有耦接在所述主电压源和所述上拉瞬态连通性限制晶体管的漏电极之间的源电极和漏电极，并且所述上拉控制晶体管的栅电极耦接到所述下拉瞬态连通性限制晶体管的漏电极。附图说明通过参考以下对优选实施例的说明以及附图可以最佳地理解本专利技术及其目的和优点，在附图中，对于相同的元件使用相同的附图标记，其中：图1是根据本专利技术优选实施例的电压电平移位器的示意电路图；图2是根据本专利技术另一优选实施例的电压电平移位器的示意电路图；图3是根据本专利技术另一优选实施例的电压电平移位器的示意电路图；图4是根据本专利技术另一优选实施例的电压电平移位器的示意电路图；图5是根据本专利技术另一优选实施例的电压电平移位器的示意电路图；以及图6是根据本专利技术又一优选实施例的电压电平移位器的示意电路图。具体实施方式下面结合附图给出的详细说明意图作为对本专利技术的当前优选的实施例的说明，而并不意图表示可以实践本专利技术的仅有的形式。应当理解，可以通过不同实施例来实现相同或等同的功能，这也被包括在本专利技术的精神和范围内。术语“包括”或其任意其它变型意图覆盖非排他性的包含，从而包括一系列要素的模块、电路、器件部件和结构并不仅仅包括这些要素，而是可以包括未明确列出的或对于该模块、电路或器件部件固有的其它要素。由“包括”(或“包括一”)所引导的要素在没有更多约束的情况下，并不排除包括该要素或步骤的另外的相同的要素的存在。此外，在本申请文件中，术语栅极、源极和漏极可以分别与术语基极、发射极和集电极互换。还应理解，如在本申请文件中讨论的晶体管的状态包括亚阈值操作区和饱和操作区。这些操作区是本领域中公知的，并因此其即为短语非导通状态和导通状态，其中导通状态可以与饱和操作区或者短语“接通”或“导通”互换。类同地，非导通状态可以与短语“切断”或“关断”互换。在一个实施例中，本专利技术提供了一种电压电平移位器，其包括输入节点和输出节点。输入电路具有耦接到所述输入节点的输入反相器。该输入电路具有下拉晶体管，其具有耦接到所述输入反相器的第一节点的栅电极。还存在上拉控制晶体管，其具有耦接到所述反相器的相反的第二节点的栅电极。所述下拉晶体管和上拉控制晶体管的源电极耦接到低参考电压节点。所述电压电平移位器具有瞬态路径连通性限制器，其具有下拉瞬态连通性限制晶体管和上拉瞬态连通性限制晶体管。所述下拉瞬态连通性限制晶体管具有通过第一电容器耦接到所述反相器的第一节点的栅电极，并且所述下拉瞬态连通性限制晶体管的源电极耦接到所述下拉晶体管的漏电极。所述上拉瞬态连通性限制晶体管具有通过第二电容器耦接到所述反相器的第二节点的栅电极，并且所述上拉瞬态连通性限制晶体管的源电极耦接到所述上拉控制晶体管的漏电极。所述电压电平移位器还包括输出电路，该输出电路具有上拉晶体管，其具有耦接在主电压源节点和所述下拉瞬态连通性限制晶体管的漏电极之间的源电极和漏电极。所述上拉晶体管的漏电极耦接到所述输出节点，并且所述上拉晶体管的栅电极耦接到所述上拉瞬态连通性限制晶体管的漏电极。所述输出电路还包括上拉控制晶体管，其具有耦接在所述主电压源和所述上拉瞬态连通性限制晶体管的漏电极之间的源电极和漏电极。此外，所述上拉控制晶体管的栅电极耦接到所述下拉瞬态连通性限制晶体管的漏电极。在另一实施例中，本专利技术提供了一种电压电平移位器，其包括输入节点和输出节点。输入电路具有耦接到所述输入节点的输入反相器，并且下拉晶体管具有耦接到所述反相器的第一节点的栅电极。上拉控制晶体管具有栅电极，其耦接到所述反相器的相反的第二节点。下拉晶体管和上拉控制晶体管的源电极耦接到低参考电压节点。所述电压电平移位器具有瞬态路径连通性限制器，其具有下拉瞬态连通性限制晶体管和上拉瞬态连通性限制晶体管。存在两个控制输入，其耦接到所述反相器的相应的第一和第二节点，并且路径输入耦接到所述下拉晶体管和上拉控制晶体管的相应的漏电极。所述电压电平移位器还包括输出电路，该输出电路具有上拉晶体管，其具有耦接在主电压源节点和所述瞬态路径连通性限制器的下拉节点之间的源极和漏电极。所述上拉晶体管的漏电极耦接到所述输出节点，并且所述上拉晶体管的栅电极耦接到所述瞬态连通性限制器的上拉控制节点。所述输出电路还包括上拉控制晶体管，其具有耦接在所述主电压源和所述上拉控制节点之间的源电极和漏电极。此外，所述上拉控制晶体管的栅电极耦接到所述下拉节点。在所述输入节点处的电压电平之间的第一转换期间，所述瞬态路径连通性限制器通过所述上拉瞬态连通性限制晶体管从饱和操作区到亚阈值操作区的转变将所述上拉控制节点连接到所述低参考电压节点。此外，在所述输入节点处的电压电平之间的第一转换期间，所述瞬态路径连通性限制器还通过所述下拉瞬态连通性限制晶体管从亚阈值操作区到饱和操作区的转变将所述下拉控制节点连接到所述低参考电压节点。现在参考图1，示出了根据本专利技术第一优选实施例的电压电平移位器100的电路图。电压电本文档来自技高网...

【技术保护点】
一种电压电平移位器，包括：输入节点和输出节点；输入电路，其具有耦接到所述输入节点的输入反相器，其中所述输入电路具有下拉晶体管和上拉控制晶体管，所述下拉晶体管具有耦接到所述反相器的第一节点的栅电极，所述上拉控制晶体管具有耦接到所述反相器的相反的第二节点的栅电极，并且其中所述下拉晶体管和上拉控制晶体管的源电极耦接到低参考电压；瞬态路径连通性限制器，其具有下拉瞬态连通性限制晶体管和上拉瞬态连通性限制晶体管，其中所述下拉瞬态连通性限制晶体管具有通过第一电容器耦接到所述反相器的第一节点的栅电极，并且所述下拉瞬态连通性限制晶体管的源电极耦接到所述下拉晶体管的漏电极，并且其中所述上拉瞬态连通性限制晶体管具有通过第二电容器耦接到所述反相器的第二节点的栅电极，并且所述上拉瞬态连通性限制晶体管的源电极耦接到上拉控制晶体管的漏电极；以及输出电路，其具有上拉晶体管，所述上拉晶体管具有耦接在主电压源节点和所述下拉瞬态连通性限制晶体管的漏电极之间的源电极和漏电极，其中所述上拉晶体管的漏电极耦接到所述输出节点，并且所述上拉晶体管的栅电极耦接到所述上拉瞬态连通性限制晶体管的漏电极，并且其中所述输出电路还包括上拉控制晶体管，所述上拉控制晶体管具有耦接在所述主电压源和所述上拉瞬态连通性限制晶体管的漏电极之间的源电极和漏电极，并且所述上拉控制晶体管的栅电极耦接到所述下拉瞬态连通性限制晶体管的漏电极。...

【技术特征摘要】
1.一种电压电平移位器，包括：输入节点和输出节点；输入电路，其具有耦接到所述输入节点的输入反相器，其中所述输入电路具有下拉晶体管和第一上拉控制晶体管，所述下拉晶体管具有耦接到所述输入反相器的第一节点的栅电极，所述第一上拉控制晶体管具有耦接到所述输入反相器的相反的第二节点的栅电极，并且其中所述下拉晶体管和第一上拉控制晶体管的源电极耦接到低参考电压；瞬态路径连通性限制器，其具有下拉瞬态连通性限制晶体管和上拉瞬态连通性限制晶体管，其中所述下拉瞬态连通性限制晶体管具有通过第一电容器耦接到所述输入反相器的第一节点的栅电极，并且所述下拉瞬态连通性限制晶体管的源电极耦接到所述下拉晶体管的漏电极，并且其中所述上拉瞬态连通性限制晶体管具有通过第二电容器耦接到所述输入反相器的第二节点的栅电极，并且所述上拉瞬态连通性限制晶体管的源电极耦接到第一上拉控制晶体管的漏电极；其中所述瞬态路径连通性限制器还包括快速响应下拉栅极控制晶体管，所述快速响应下拉栅极控制晶体管具有耦接到所述下拉瞬态连通性限制晶体管的栅电极的源电极、耦接到主电压源节点的漏电极、以及耦接到辅助电压源节点的栅电极，其中在操作中所述主电压源节点处于比所述辅助电压源节点高的电压；以及输出电路，其具有上拉晶体管，所述上拉晶体管具有耦接在所述主电压源节点和所述下拉瞬态连通性限制晶体管的漏电极之间的源电极和漏电极，其中所述上拉晶体管的漏电极耦接到所述输出节点，并且所述上拉晶体管的栅电极耦接到所述上拉瞬态连通性限制晶体管的漏电极，并且其中所述输出电路还包括第二上拉控制晶体管，所述第二上拉控制晶体管具有耦接在所述主电压源和所述上拉瞬态连通性限制晶体管的漏电极之间的源电极和漏电极，并且所述第二上拉控制晶体管的栅电极耦接到所述下拉瞬态连通性限制晶体管的漏电极。2.如权利要求1所述的电压电平移位器，其中所述瞬态路径连通性限制器还包括快速响应上拉栅极控制晶体管，所述快速响应上拉栅极控制晶体管具有耦接到所述上拉瞬态连...

【专利技术属性】
技术研发人员：张文忠，郭胤，章沙雁，
申请(专利权)人：飞思卡尔半导体公司，
类型：发明
国别省市：